News Patent: AMD plant mit GPUs im Chiplet-Design

[Novasun]

Was du übrigens gar nicht bedenkst: Chiplet-Designs müssen das gleiche können wie monolithische Chips.

Streng genommen müssten Sie es nicht. Und es gab ja schon Andeutungen das mit neuen Spezialchips zu rechnen ist. Dann wäre ein (mehrere) Chiplets im Zweifel eine Art CoProzessor der eine besondere Aufgabe besonders gut erledigt. Der Verbund der Chiplets muss dasselbe können wie die monolithische Lösung.

Verwaltungsfunktionen werden auf einen dedizierten Chip ausgelagert, der einen zusätzlichen Fertigungsschritt und zusätzliche Forschung bedeutet. Außerdem ist die Kommunikation der Chiplets untereinander enorm kompliziert und teuer, besonders in der Entwicklung, da hier nicht mehr einfach direkt verdrahtet werden kann.

Auch das ist im Zweifel nicht Nötig. Ja AMD hat es so gemacht, weil es Sinnvoll war. Bei den GPU`s ist es noch unklar was ausgelagert wird - vielleicht nichts... Gegen den Mehraufwand der Kommunikation sage ich nichts. Aber den hat AMD gelöst und nutzt ihn bereits sei 3 Generationen... Ausser höheren Takt hat sich nicht so viel da geändert so weit ich weiß

Chiplets sind per se nur unter Randbedingungen günstiger. Aber Chiplets können Skalierungsprobleme günstiger lösen. Chiplets sind dann sinnvoll, wenn ein monolithischen Chip zu teuer wird. Chiplets sind nicht grundsätzlich die bessere Lösung, wie du es hier darstellen möchtest. Deine Sichtweise ist leider zu beschränkt.

Achso du willst eine Allgemeine Aussage treffen. Ok mit der kann ich mitgehen. Aber wir sind bei x86/x64 und GPU inzwischen an dem Punkt bei dem a) Eine Leistungssteigerung und b) die Komplexität bereits kritisch zu sein scheint an dem Punkt, das davon auszugehen ist das monolithische Designs aussterben werden... Ausser natürlich die, die nur ein Chiplet nutzen... [ist ja streng genommen monolithisch]...

Ergänzung (6. Januar 2021)

Vermutlich weil es Abhängigkeiten zwischen den "Kacheln" gibt. Stell dir vor, du willst eine reflektierende Oberfläche rendern. Dann musst du ggf. auch die Umgebung berücksichtigen.

Ok ein Spezialfall... Aber das ist ja nicht immer der Fall... Aber richtig der muss halt auch sauber umgesetzt werden....

 

[Hayda Ministral]

Sagt die Projektion

Wessen Projektion?

denn die TGL-H Nachfolger werden mehr als 8C haben.

Klassischer Zirkelschluß? Die Projektion sagt dass sie mehr als 8C haben werden weil die Nachfolger mehr als 8C haben werden? Und was ist überhaupt ein TGL-H?

 

[SoDaTierchen]

Aber den hat AMD gelöst und nutzt ihn bereits sei 3 Generationen

CPU-Scheduling ist ein komplett anderes Thema. Einem CPU-Threads kannst du einen Software-Threads zuweisen. Das funktioniert bei GPUs aber nicht, der Kommunikationsaufwand zwischen den Threads ist viel höher als bei CPUs. AMD hat auf diesem Bereich Erfahrungen gesammelt, seit nunmehr drei Generationen. Aber gelöst - noch nicht, es gibt noch keine Chiplet-GPU am Massenmarkt. Aufgrund des Patentantrages ist die Lösung aber möglicherweise nah.

Der Verbund der Chiplets

Wenn wir schon Haarspalterei betreiben wollen: zu einem Chiplet-Design gehören nicht nur die Chiplets, sondern der gesamte Chip. Kann der nicht leisten, was der monolithische Chip kann, dann ist er nicht vergleichbar und schon gar kein Ersatz. Er muss also zwingend können, was der Monolith kann.
Weder die Bezeichnungen "Chiplet-Design" noch "Verbund der Chiplets" sind frei von Kritik, aber man kann erkennen, was inhaltlich gemeint ist: nämlich der gesamte Chip, mitsamt Chiplets und eventuell vorhandenen Zusatzchips. Bitte versuche nicht, einen Streit zu erzwingen, wenn wir vom selben sprechen. Das bringt niemandem Erkenntnisse.

Aber wir sind bei x86/x64 und GPU inzwischen an dem Punkt bei dem a) Eine Leistungssteigerung und b) die Komplexität bereits kritisch zu sein scheint an dem Punkt, das davon auszugehen ist das monolithische Designs aussterben werden

x86 hat hiermit nichts zu tun. Das Thema sind GPUs. Und dort sind die Leistungssteigerungen ungebrochen hoch pro Generation. Allerdings sieht man an der Chipfläche, dass am oberen Ende die Zeit für Chiplets gekommen sein könnte. Monolithische Designs werden vermutlich erst aussterben, wenn es keinen Bedarf an kostengünstigen Lösungen mehr gibt. Sie werden aber im Hochleistungsbereich an Bedeutung verlieren, davon gehe ich zumindest aus.

Ok ein Spezialfall

Du behauptest, dass Reflexionen ein Spezialfall sind? Das ist wohl eher die Regel, ich kenne kaum ein modernes 3D-Spiel und quasi keine Rendersoftware, in der Reflexionen keine Rolle spielen. Oder du meintest was anderes und hast dich nur sehr ungeschickt ausgedrückt.

 

[ETI1120]

Videocardz meldet, dass AMD mit Patent US20210097013 ein weiteres Patent zu GPU-Chipslets veröffentlicht hat:
https://videocardz.com/newz/amd-lat...r-active-bridge-chiplet-with-integrated-cache

Das interessante ist dass hier die GPU-Chiplets über den L3-Cache gekoppelt werden.
Das gibt dem Infinity Cache schon eine ganz andere Note. Allerdings ist es fraglich, ob diese Technik zuerst bei RDNA angewendet wird.

Das ganze wäre auch für die CPUs interessant, ... aber das ist eine andere Geschichte.
Bei Freepatents online:
ACTIVE BRIDGE CHIPLET WITH INTEGRATED CACHE
A chiplet system includes a central processing unit (CPU) communicably coupled to a first GPU chiplet of a GPU chiplet array. The GPU chiplet array includes the first GPU chiplet communicably...

Wie auch Videochards schreibt ist Patent US20210097013 eine Erweiterung des Patents US20200409859 vom Dezember das im zugehörigen Artikel behandelt wurde:
GPU CHIPLETS USING HIGH BANDWIDTH CROSSLINKS
A chiplet system includes a central processing unit (CPU) communicably coupled to a first GPU chiplet of a GPU chiplet array. The GPU chiplet array includes the first GPU chiplet communicably...

Allerdings ist Videocardz entgangen, dass AMD noch ein zweites Patent zum Thema GPU aus Chiplets veröffentlicht hat.

Patent US20210098419 beschreibt wie man eine solche GPU herstellen will. So wie ich es verstanden habe, beschreiben sie 2 Alternativen:
1. TSVs am active bridge chiplet und keine an den GPU chiplets (Bild 4)
2. TSVs an den GPU chiplets und keine am active bridge chiplet (Bild 5)

Mein Bauchgefühl als kompletter Laie: Die erste Methode erscheint mir viel sinnvoller.

Die active bridge chiplet verbindet die GPU-Chiplets

Zum active bridge chiplet:

Das heißt beide Patentschriften passen zusammen.

In dieser Patenschrift schreibt AMD , dass sich diese GPU wie eine monolithische GPU verhält:

Quelle:
FABRICATING ACTIVE-BRIDGE-COUPLED GPU CHIPLETS
Various multi-die arrangements and methods of manufacturing the same are disclosed. In some embodiments, a method of manufacture includes a face-to-face process in which a first GPU chiplet and a...

Der Prozess den AMD beschreibt ist aufwändig. Ich würde ihn zuerst bei CDNA erwarten.
Andererseits arbeitet AMD mit TSMC zusammen und die haben einiges an Prozessen in Petto.
Es sieht für mich nach einer Anwendung von TSMC-SoIC aus:
https://3dfabric.tsmc.com/english/dedicatedFoundry/technology/SoIC.htm

Was einer der Prezesse ist, die TSMC unter 3D Fabric zusammenfasst:
https://3dfabric.tsmc.com/english/dedicatedFoundry/technology/3DFabric.htm

Noch ein kleines Detail am Rande: In Grafik 5D wird das active bridge chiplet als X3D bezeichent. Was auch im Foliensatz von AMD Finacial Analyst day auf der Folie AMD LEADERHIP PACKAGING auftaucht.

 

[Colindo]

@SV3N Vielleicht ein Update wert? Ich kann es mir erst morgen anschauen.

@ETI1120 Active Bridge verbraucht mehr Strom als die passive Bridge, deswegen hatte mir der passive Ansatz so gefallen. Mal sehen, was am Ende dabei rauskommt.

 

[ETI1120]

@ETI1120 Active Bridge verbraucht mehr Strom als die passive Bridge, deswegen hatte mir der passive Ansatz so gefallen. Mal sehen, was am Ende dabei rauskommt.

Dass passiv weniger Energie benötigt als aktiv muss nicht unbedingt zutreffen.
Aber den L3 Cache in die active bridge zu verschieben erleichtert die Zusammenarbeit der Chiplets. Außerdem macht es Fläche auf den GPU chiplets frei.

Für meinen Geschmack fehlen noch ein paar Dinge und dass die Kommunikation über ein GPU Chiplet läuft, erschließt sich mir nicht so richtig. Auch dass die Videoengine und der Zugriff auf den Grafikspeicher auf den einzelnen GPU chiplets sein soll finde ich komisch. das würde idch eher auf de, active bridge chiplet erwarten oder auf einem I/O chiplet.

Aber so ist es mit Patentschriften. Sie sollen Claims definieren ohne zu viel zu verraten.

 

[jemandanders]

Das interessante ist dass hier die GPU-Chiplets über den L3-Cache gekoppelt werden.
Das gibt dem Infinity Cache schon eine ganz andere Note. Allerdings ist es fraglich, ob diese Technik zuerst bei RDNA angewendet wird.

Das hatte ich eigentlich auch so erwartet. Wofür sonst den Infinity Cache (IC)?
Das baut alles aufeinander auf.

Es werden verschiedene Multi-Die-Anordnungen und Verfahren zu deren Herstellung offengelegt. In einigen Ausführungsformen umfasst ein Herstellungsverfahren einen Face-to-Face-Prozess, bei dem ein erstes GPU-Chiplet und ein zweites GPU-Chiplet mit einem temporären Trägerwafer verbunden werden. Eine Stirnfläche eines aktiven Brücken-Chiplets wird an eine Stirnfläche des ersten und zweiten GPU-Chiplets gebondet, bevor die GPU-Chiplets auf ein Trägersubstrat montiert werden. In anderen Ausführungsformen umfasst ein Herstellungsverfahren einen "Face-to-Back"-Prozess, bei dem eine Stirnfläche eines aktiven Brücken-Chiplets mit einer Rückfläche des ersten und zweiten GPU-Chiplets gebondet wird.
Übersetzt mit www.DeepL.com/Translator (kostenlose Version)

Die Chips werden alle seitlich direkt verbunden oder gestapelt. Stapeln finde ich immer noch sportlich, wobei es ja auch schon ein AMD Patent zur besseren Kühlung / Wärmeabfuhr dabei gibt.

Beantragt wurde das im September 2019.
Wenn man 3-4 Jahre Vorlauf vor dem Kaufbaren Chip rechnet, könnten wir uns vielleicht schon Mitte - Ende 2022 auf ein Multi Chip Design freuen?
Die Einschläge kommen auf jeden Fall näher.
Spannend finde ich noch die Frage, wie groß der Chip wird. 20 WGPs mit 96 MB IC halte ich für eine gangbare Größe. Auch mit Blick auf eine erhoffte Leistungssteigerung der Next Gen.
1 Chip Entry Level / Mainstream
2 Chips Mittelklasse
3 Chips Oberklasse
4 Chips High End
Stromverbrauch?

Wenn ich das mal Milchmädchen like hochrechne: 80 WGPs (160CU) x 0,7 (Skalierungsfaktor) =~112 CU Äquivalent RDNA2.
Entspräche einer Leistungssteigerung von ~40%. Da man aber vermutlich? den Takt nicht so ganz wird halten können, bleibt irgendetwas zwischen 30-35% an Rohleistung übrig. Hinzu kämen noch div. Weiterentwicklungen an den WGPs u.a. wg. RT.
384MB verbundener Cache beim High End wäre natürlich Gigantisch.

Hoffentlich ist das ganze auch lieferbar.