Puffer, Register, Parität (Parity) und Fehlerkorrektur (ECC)
Viel Speicher belastet vor allem die Adressleitungen sehr stark. Aus diesem Grund empfiehlt es sich, hier auf gepufferte Speicherriegel zurückzugreifen. Diese werden auch als 'Registered DIMMs' bezeichnet und besitzen auf den Modulen spezielle Register-Chips. Bei den sonst üblichen 'unbuffered' DIMMs sind sowohl die Datenleitungen, als auch die Adressleitungen parallel geschaltet. Registered DIMMs entlasten die Adress-Treiberleitungen, damit der Chipsatz stabiler arbeiten kann. Zusätzlich befindet sich auf den Registered DIMMs häufig neben den Pufferbausteinen noch ein PLL-Baustein, der das Taktsignal aufbereitet und damit den Taktsignaltreiber des Mainboards entlastet. Ab 100MHz Taktfrequenz verschieben sich die Eingangssignale an den Ausgängen der Pufferbausteine um einen Taktzyklus. Daher sind Registered DIMMs bei der Adressierung genau einen Takt langsamer als Unbuffered DIMMs. Bei EDO- und PC66-Speicher spricht man nicht von Registered RAM, sondern von Buffered DIMMs.
Unterstützen Chipsatz und Speichermodul die Paritätsprüfung, dann erfolgt bei jedem Speichervorgang eine zusätzliche Prüfsummenbildung. Jedem Datenbyte (8 Bit) wird beim Schreiben ein eigenes Paritätsbit zugeordnet und im DRAM mit abgespeichert. Beim Lesen eines Datenbytes erfolgt durch den Chipsatz über ein Protokoll dann der Vergleich mit dem zugehörigem Paritätsbit. Damit lässt sich ein umgekipptes Bit beim Lesen sofort erkennen. Es gibt zwei Arten von Paritätsprotokollen, ungerade und gerade Parität.
Das ECC-Verfahren benötigt bei 32-Bit-breiten Daten zusätzliche sieben sogenannte Kontroll-Bits. Bei 64-Bit-breiten DIMMs sind für die Fehlerkorrektur acht Kontroll-Bits nötig. ECC-fähige DIMMs besitzen deshalb eine Datenbreite von insgesamt 72 Bit. Der Datenbus zwischen DIMM und Chipsatz ist ebenfalls 72 Bit breit. Mit ECC lassen sich 1-Bit-Fehler erkennen und korrigieren. 2-Bit-Fehler erkennen.
