7bf schrieb:
von der Leistung her, wenn man den Gerüchten glauben schenkt. Allerdings liegt der Platzbedarf laut den selben Gerüchten nur bei 1,12. Zum Vergleich Intel sagt für SMT 1,2 bei der Leistung und 1,05 beim Platzbedarf. Das sieht meiner Meinung nach nach einer besseren Variante bei AMD aus.
Dazu kommt das, wenn nur ein Thread im Modul ausgeführt wird, wohl ein Float-Monster entsteht. Dieser eine Thread hat dann nämlich alleinigen Zugriff auf die 256bit FPU (oder auch 2x128bit), specfp sollte also relativ dominant für den BD ausfallen.
Letztlich wird eine ausführlicher Benchmark-Parcours Aufschluß geben, was machbar und was nicht machbar ist. Aufschlußreich sind meiner Meinung nach SPEC-Benchmarks, die Windows-Spielereien halten kaum einer ernsthaften Kritik stand, zumindest dann nicht, wenn es um objektive Bewertungen geht.
Das 'Float-Monster' schrumpft schnell zu einem Gartenzwerg zusammen, wenn man bedenkt, daß wenn nur ein Thread die volle AVX-Breite eines Modules als Single-Thread okkupiert eine komplette ALU nach allem was ich bisher weiß, brach liegt. Dann wird just in diesem Moment aus einem 4-Modul-8-Kern-Prozessor schnell ein 4-Modul-4-Kern Prozessor. Wenn die Compiler in der Lage sind, auf AVX hin zu optimieren und Software, wie zum Beispiel Modelle im naturwissenschaftlichen Bereich oder wiss. Bildbearbeitung (die sehr stark von SIMD Gebrauch macht) vorhanden ist, die die neuen 256-Bit Datenpfade der FPU auszunutzen weiß, könnte das sogar eher nachteilig für AMDs Bulldozer wirken. Die AMDsche Technik, die ein Modul logisch zusammenfaßt, greift dann effektiv, wenn Threads lokal naheliegende Daten bearbeiten, was passiert aber, wenn das Betriebssystem einem Modul zwei dislozierte Threads zuordnet, die aus ganz nderen Speicherregionen Daten beziehen? Ich kenne mich nicht gut genug aus, um hier AMDs Technik taxieren zu können, dennoch wage ich zu bezweifeln, daß die Modulinnereien, also die beiden ALUs, völlig unabhängig Daten anfordern können. Irgendwo gibt es bei solchen Hybridlösungen IMMER ein Nadelöhr. Die FPU wird, wie ich gelesen habe, wie beim Itanium2, über separate Datenpfade versorgt, um Staus im Datenzuführen zu verhindern. Obs etwas bringen wird, weiß man nicht. Aber wie gesagt, mehr wissen wir dann, wenn wir die CPUs testen können.
AMDs technischer Ansatz ist gewiß äußerst innovativ und ich kann mir sehr gut vorstellen, daß dieser Ansatz Möglichkeiten der Hybridisierung erlaubt, die bisher nur angedacht waren, so vielleicht auch Verbreiterungen der FPUs pro Modul auf zwei vollwertige FPUs oder gar eine GPU im Gespann als FPU. Ich wage aber zu bezweifeln, daß Bulldozer an die kommende Leistungsspitze aus dem Hause Intel aufschließen können wird! Ich meine hierbei die professionellen CPUs, also Opteron und Sandy-Bridge-E für Workstations. Intel beschleunigt den IMC, den QPI, baut PCIe 3.0 (vermutlich) in die neuen Prozessoren ein, bietet 6 bis 8 Kerne, die einjeder gleich einen vollwertigen AVX-Komplex mitbringen werden, also keine halben Räder wie bei AMD. Ob diese dann auch schneller arbeiten können werden Tests zeigen müssen, denn nach wie vor gibst in allen Architekturen das Problem des Speicher-Nadelöhrs.
