blöderidiot
Captain
- Registriert
- Juni 2004
- Beiträge
- 3.910
Vielleicht hätte es auch nicht geschadet mal einen Absatz einzufügen und zu erklären, was ein "Glas Substrat" ist und wozu man es braucht und was daran neu ist?
Oder wird angenommen, dass jeder erstmal KI bemüht? Dann vergesst meinen Einwand
(das hat mir gerade meine KI erklärt)
Oder wird angenommen, dass jeder erstmal KI bemüht? Dann vergesst meinen Einwand
(das hat mir gerade meine KI erklärt)
Technische Analyse: Positionierung und Fertigung von Glassubstraten in der Aufbau- und Verbindungstechnik
Die fortschreitende Miniaturisierung und die steigenden Leistungsanforderungen, insbesondere im Bereich des High-Performance Computing (HPC) und der künstlichen Intelligenz, führen die etablierten organischen Substrate an ihre physikalischen Grenzen. Als Antwort darauf werden anorganische Trägermaterialien wie Glas evaluiert und industrialisiert. Nachfolgend wird die genaue Positionierung und der Herstellungsprozess von Glassubstraten im Chip-Packaging detailliert erörtert.
1. Position und Funktion des Glassubstrats im Chip-Package
Das Glassubstrat ersetzt das traditionelle organische Laminat (z. B. auf Basis von FR-4 oder Ajinomoto Build-up Film, ABF) und konstituiert die fundamentale Trägerebene für die Halbleiter-Dies. Seine Funktion ist jedoch weitreichender als die eines rein passiven Trägers.
a) Als Kernsubstrat (Core Substrate):
In dieser primären Anwendung bildet das Glas die Basis des gesamten Gehäuses. Die Silizium-Dies werden direkt auf dem Glas montiert. Hierbei bietet Glas essenzielle Vorteile gegenüber organischen Materialien:
b) Als Interposer:
- Dimensionale Stabilität: Glas weist einen signifikant geringeren thermischen Ausdehnungskoeffizienten (CTE) auf, der näher an dem von Silizium (~3 ppm/K) liegt. Dies minimiert den thermomechanischen Stress während der Betriebszyklen und reduziert den sogenannten "Warpage" (Verzug) des Gehäuses erheblich.
- Planarität: Die überlegene Oberflächenebenheit von Glas ermöglicht den Einsatz von lithografischen Prozessen mit feineren Auflösungen. Dies ist die Voraussetzung für die Realisierung von Leiterbahnen und Lötstoppmasken mit geringerem Pitch (Abstand), was direkt zu einer höheren Interconnect-Dichte führt. Intel gibt hier eine bis zu 10-fache Steigerung an.
- Mechanische Steifigkeit: Eine höhere Steifigkeit erlaubt die Fertigung von großflächigeren Substraten ("Large Body Sizes") ohne signifikanten Verzug, was für die Integration großer, monolithischer Dies oder komplexer Multi-Chip-Module entscheidend ist.
In komplexen 2.5D- und 3D-Architekturen kann eine dünne Glasschicht als Interposer fungieren. Der Glas-Interposer wird zwischen den aktiven Chiplets und dem darunterliegenden (oft noch organischen) BGA-Substrat platziert.
- Funktion: Er dient als hochdichte "Verdrahtungsbrücke" (Redistribution Layer, RDL), die die feinen Micro-Bumps der Chiplets auf die gröberen Bumps des Substrats umverteilt.
- Vorteil gegenüber Silizium-Interposern: Glas bietet im Vergleich zu Silizium bessere dielektrische Eigenschaften (geringere Verluste bei hohen Frequenzen) und ist potenziell kostengünstiger in der Herstellung, insbesondere bei großen Flächen.
- Technologie-Enabler: Erst die Möglichkeit, hochpräzise Glas-Durchkontaktierungen (TGVs) zu fertigen, macht Glas für diese Anwendung attraktiv und ermöglicht eine leistungsfähige vertikale Signal- und Stromversorgung.
2. Der Fertigungsprozess: Integration des Glases
Die Herstellung eines funktionalen Glassubstrats ist ein hochkomplexer Prozess, der Techniken aus der Frontend- (Halbleiterfertigung) und Backend-Produktion (Packaging) kombiniert.
Schritt 1: Substrat-Bereitstellung und -Präparation
Ausgangsmaterial sind hochreine Borosilikat- oder Alumosilikatglas-Wafer bzw. -Panels. Diese werden mit exakten Spezifikationen hinsichtlich Dicke, Planarität und Oberflächenrauheit gefertigt. Eine chemische Reinigung und Oberflächenaktivierung sind die ersten Prozessschritte.
Schritt 2: Metallisierung und Strukturierung der Leiterbahnen
Die Erzeugung der konduktiven Muster erfolgt typischerweise durch ein Semi-Additive Process (SAP):
Schritt 3: Bildung von Glas-Durchkontaktierungen (Through-Glass Vias, TGVs)
- Seed-Layer-Deposition: Mittels physikalischer Gasphasenabscheidung (PVD), z. B. Sputtern, wird eine dünne Haftschicht (z. B. Titan) und eine leitfähige Keimschicht (z. B. Kupfer) ganzflächig auf das Glas aufgebracht.
- Lithografie: Ein Fotolack wird aufgetragen, belichtet und entwickelt, um das gewünschte Leiterbahnlayout abzubilden.
- Galvanische Abscheidung: In einem elektrolytischen Prozess wird Kupfer selektiv in den vom Fotolack freigelegten Bereichen auf die gewünschte Dicke verstärkt.
- Stripping & Etching: Der Fotolack wird entfernt (Stripping), und die darunterliegende dünne Keimschicht wird durch einen Ätzprozess (Etching) beseitigt.
Dies ist ein Schlüsselprozess für die vertikale Integration.
Schritt 4: Die-Attach und finale Assemblierung
- Via-Formation: Die mikrometerfeinen Löcher werden mittels Laserablation (z. B. mit UV- oder Pikosekundenlasern), Plasmaätzen oder Ultraschallbohren erzeugt. Die Wahl des Verfahrens hängt von der geforderten Geometrie und dem Aspektverhältnis ab.
- Via-Metallisierung: Die Innenwände der Vias werden anschließend, ähnlich wie bei der Oberflächenmetallisierung, mit einer konformen leitfähigen Schicht versehen, um die elektrische Verbindung zwischen Vorder- und Rückseite des Substrats herzustellen.
Nach der Fertigstellung des strukturierten Glassubstrats folgt die Montage der Silizium-Dies mittels hochpräziser Bestückungsautomaten (z. B. durch Thermo-Compression Bonding). Anschließende Prozesse wie das Einbringen von Underfill-Material zur Stabilisierung, das Vergießen des Gehäuses (Molding) und das Anbringen des Ball Grid Arrays (BGA) für die Verbindung zur Systemplatine komplettieren das Package.
Fazit:
Das Glassubstrat ist eine aktive, technologisch anspruchsvolle Komponente, die durch eine Konvergenz von Halbleiter- und Packaging-Prozessen hergestellt wird. Es adressiert gezielt die Limitationen organischer Materialien in Bezug auf thermomechanische Stabilität, Signalintegrität und Verbindungsdichte und stellt somit eine Schlüsseltechnologie für zukünftige Generationen von Hochleistungsprozessoren und heterogen integrierten Systemen dar.