BiCS3 X4: Leistung des QLC-NAND-Flash nahe an TLC

Michael Günsch 21 Kommentare
BiCS3 X4: Leistung des QLC-NAND-Flash nahe an TLC
Bild: Western Digital

Einen Monat nach der Ankündigung des QLC-3D-NAND von Toshiba lässt Partner Western Digital eine weitere folgen. Darin wird gesagt, dass der BiCS3 X4 (QLC) Leistungsmerkmale liefert, die mit denen in BiCS3 X3 (TLC) vergleichbar sind. Der neue QLC-Flash-Speicher speichert vier Bit pro Speicherzelle und 768 Gigabit pro Chip.

Der auffälligste Aspekt der heutigen Ankündigung ist der Einsatz innovativer Techniken in der X4-Architektur, die es unserem BiCS3 X4 ermöglicht, Leistungsmerkmale zu liefern, die mit denen in BiCS3 X3 vergleichbar sind“, erklärt Dr. Siva Sivaram, Executive Vice President, Memory Technology, Western Digital/SanDisk. Die „Verringerung der Leistungslücke zwischen den X4- und X3-Architekturen“ sei für das Unternehmen eine „wichtige und differenzierende Fähigkeit“, die der X4-Technik in den kommenden Jahren eine breitere Marktakzeptanz ermöglichen sollte.

Leistung und Haltbarkeit sinken mit jedem zusätzlichen Bit

Die Vergangenheit hat gezeigt, dass mit jedem zusätzlichen Bit pro Speicherzelle sowohl die Leistung als auch die Haltbarkeit abnehmen. Während bei SLC nur zwei Spannungslevel zum Speichern eines Bits nötig sind, sind es bei MLC vier für zwei Bit, bei TLC bereits acht Level für drei Bit und bei QLC schließlich sechzehn Level für vier Bit. Entsprechend steigt die Komplexität, was insbesondere das Beschreiben der Zelle verlangsamt. Aus diesem Grund wird bei den meisten SSDs mit TLC-Flash ein sogenannter Pseudo-SLC-Cache eingesetzt, bei dem ein Teil der Speicherzellen im SLC-Modus betrieben wird, um Schreibvorgänge zu beschleunigen.

Effizientere Fehlerkorrektur mindert Haltbarkeitsverlust

Hinzu kommt, dass die Unterscheidung von zahlreichen Spannungsleveln schwieriger wird, was die Fehlerrate steigen lässt. Aus diesem Grund nimmt die Haltbarkeit in Form der möglichen Schreibzyklen ab. Aufwendigere Verfahren zur Fehlerkorrektur wie LDPC können diesen Nachteil zumindest eindämmen. Microns TLC-3D-NAND der ersten Generation besitzt laut Hersteller bei herkömmlicher BCH-Fehlerkorrektur lediglich 500 P/E-Zyklen (Program/Erase), erst in Kombination mit LDPC-Technik erreicht er 1.500 Zyklen und damit die dreifache Haltbarkeit.

1.000 Schreibzyklen peilt Toshiba für QLC an

Eine verbindliche Angabe der Haltbarkeit des neuen QLC-3D-NAND von Toshiba und Western Digital gibt es bisher nicht. Im Vorfeld waren lediglich 100 bis 150 P/E-Zyklen vermutet worden und Toshiba hatte selbst angedeutet, dass der Speicher vornehmlich für große Archiv-SSDs mit niedrigem Schreibaufkommen genutzt werden soll. Gegenüber AnandTech hat Toshiba aber bestätigt, dass eine Haltbarkeit von 1.000 P/E-Zyklen für den QLC-Flash angepeilt werde. Dies wäre nahe der aktuellen TLC-Generation und für viele Einsatzgebiete inklusive Client-SSDs für Normalanwender ausreichend.

Erste SSDs mit BiCS3 X4 zum Flash Memory Summit

Letztlich bleibt abzuwarten, welche Versprechungen der kommende QLC-Flash halten kann. Klar ist, dass die Speicherkapazität pro Chip steigt, was die Kosten sinken lässt. Mit der Massenfertigung ist jedoch frühestens im kommenden Jahr zu rechnen. Auf dem Anfang August stattfindenden Flash Memory Summit sollen SSDs und „removable products“ auf Basis des BiCS3 X4 zu sehen sein. Toshiba und Western Digital wollen dort ebenso die vierte Generation (BiCS4) ihres 3D-NAND anhand von Prototypen präsentieren.