Naja, andr-gin, du vergißt bei deinen Ausführungen zum Pentium M, daß dieser nun mal so viel Cache
hat. Weniger wird der nicht. Die DIE-Size beträgt übrigens meines Wissens 86mm² für den Dothan, was ihn wirtschaftlich sogar noch preiswerter als den Winchester macht, wenn man die größeren Wafer und den größeren, deaktivierbaren Cache mit einbezieht > Celeron M.
Mit der neuen Sonoma-Plattform kommt auch noch ein höherer FSB und adäquater Speicher, da wird es auch für den A64 eng. Intel vernachlässigt unverständlicherweise den M allerdings für den Desktopmarkt, was AMD noch Luft verschafft.
Ein nicht zu unterschätzender Nachteil für den P4 ist übrigens, daß er gerade nur 1 FP-Einheit besitzt. P-M und der Athlon verfügen über 2 respektive 2,5. Gerade Spiele mit 3D-Engine möchten aber etwas mehr Fließkomma.
Die Sache mit den Pipelinestufen hat desweiteren auch nur den Grund, als das bei einer einfacheren Schaltung die Signallaufzeit kürzer ist. Das einzelne Zwischenergebnis muß ja innerhalb eines Taktes erzeugt werden, was bei komplexen Schaltungen und steigender Taktrate nicht zu machen ist. Nebenbei wäre es zu aufwendig, für jeden x86-Befehl ein eigene native Schaltung zu implementieren. Von daher sind alle modernen Prozessoren RISC-Architekturen, was also eine Aufspaltung der einzelnen Befehle sowieso nötig macht.
---
Nachtrag zur Pipelinelänge vs Performance (respektive Takteffizienz):
Idealerweise würde ein Befehl/Operation nur ein Takt benötigen. Wir postulieren den Fall, das gerade jede Menge davon anliegen: pro Takt wird also ein Ergebnis ausgegeben, Effizienz 100%. Jeder Takt ein Ergebnis.
Nun nehmen wir an, wir benötigen 10 Takte pro Befehl. Wäre mieß, Effizienz nur bei 10%. Nun sind wir aber vielleicht in der Lage, 10 voneinander unabhängige Befehle zu finden: die können alle hintereinander berechnet werden, 10 Takte, 10 Ergebnisse. > 100%. Schön. Real wird das aber nicht immer gelingen. Also werden einige Takte dabei sein, die kein (brauchbares/relevantes) Ergebnis liefern. Insgesamt haben wir dann vielleicht ein Ergebnis je zwei Takte > 50%.
So, nun haben wir einen Ofen mit eine Pipelänge von 31. Finde doch mal bitte 31 Befehle, die nicht auf Ergebnisse untereinander angewiesen sind. Viel Glück, die Effizienz wird ziemlich rumgurken.
(Da ist es schon ein mittelschweres Wunder, daß der Prescott überhaupt am NW dranbleibt.)
Realwert: Ein Northwood mit 20er Pipe erreicht im Mittel ca. 3x% seiner theoretischen Maximalrechenleistung.
---
Nachtrag zum HT für einige Zurückgebliebene
:
Hyperthreading Technology und HT (Technology) sind eingetragene Warenzeichen der Intel AG, man beachte bitte das
HT
HyperTransport Technology muß folglich rechtskonform bestenfalls mit HTT abgekürzt werden, alles andere ist juristisch falsch