News BiCS9 QLC: Kioxias Architektur-Mix gibt es auch mit 4 Bit pro Zelle

[MichaG]

Während Kioxia seinen BiCS10-Flash mit höchster Flächendichte auf 332 Layern dem Server-Segment widmet, soll der günstigere BiCS9 Endprodukte im Consumer-Bereich bedienen. Nach der kürzlich vorgestellten TLC-Variante nennt Kioxia nun Details zu BiCS9 QLC mit 2 Tbit (256 GB) pro Chip.

Zur News: BiCS9 QLC: Kioxias Architektur-Mix gibt es auch mit 4 Bit pro Zelle

 

[Rickmer]

Weiß wer, ob hier das NAND-Interface breiter wird oder höher taktet?

 

[Verak Drezzt]

wäre die dann mit QLC Speicher zu empfehlen oder bricht da die Leistung auch entsprechend wie bei anderen ein ? bin da net so im Thema drinne

 

[FrankN84]

Wichtig wäre das Schreibtempo nach dem pseudo SLC Cache.
Das ist zwar kein Vergleich mehr alten Versionen von QLC Speicher, aber schnell ist was anderes.
Wobei man mit SATA Tempo durchaus leben kann, wenn der Preis stimmt.

 

[lynx007]

wäre die dann mit QLC Speicher zu empfehlen oder bricht da die Leistung auch entsprechend wie bei anderen ein ?

Bricht auch ein... weil das Problem technisch-physikalischer Natur ist. Bei SLC springen die Bits wie beim Seilspringen "einfach" von links nach rechts... Bei QLC machen die Bits nochmal nen Hampelmann aus 16 verschiedneen zuständne... und das "Choregrafiert" in Schreib und lese Blöcke zu bekommen ist anspruchsvoller, dauert länger, als nur "Seilspringen" von links nach rechts.

Spoiler: Deepseek schreibt dazu(hoffentlich keinen Müll!)

1. Die Programmierschleife (tPROG - "Page Program Time") – Der Hauptbremser​

Das ist der zeitkritischste Faktor. Um eine Zelle zu beschreiben, verwendet der Controller das ISPP-Verfahren (Incremental Step Pulse Programming). Er legt eine Spannung an, liest den Zustand, und wenn der Zielwert (1 von 16) nicht exakt getroffen ist, legt er eine um 0,2–0,4 Volt höhere Spannung nach – und wiederholt das, bis der Wert passt.

• SLC (2 Zustände): Die Spannungsfenster sind riesig. Es braucht im Schnitt 1 bis 2 Programmier-Impulse.
• TLC (8 Zustände): Die Fenster schrumpfen. Es braucht etwa 5 bis 7 Impulse.
• QLC (16 Zustände): Die Fenster sind extrem schmal. Es braucht im Schnitt 15 bis über 20 Impulse, um die winzige Spannung exakt auf eine der 16 Stufen zu justieren.

Die harte, gemessene Latenz (tPROG) im Datenblatt:

• SLC: ~ 150 – 200 µs
• MLC: ~ 600 – 800 µs
• TLC: ~ 900 – 1.500 µs
• QLC: ~ 2.500 – 3.500 µs (also oft über 3 Millisekunden!)

Das heißt: Das reine Schreiben (Programmieren) eines Seitenblocks ist bei QLC im Vergleich zu TLC etwa 2- bis 3-mal langsamer – und im Vergleich zu SLC bis zu 20-mal langsamer.

---

2. Die Auslese-Latenz (tR - "Page Read Time")​

Hier wird es oft übersehen: Das Lesen ist bei QLC ebenfalls messbar langsamer.

• Um den Wert zu erkennen, muss der Controller die Spannung der Zelle mit 16 verschiedenen Referenzspannungen vergleichen.
• Bei TLC sind es nur 8 Vergleiche.
• Zudem sind die Spannungsabstände zwischen den 16 Zuständen so winzig, dass ein einfacher Durchlauf oft nicht ausreicht. Die Firmware muss bei QLC oft "Read-Retry" mit verschobenen Referenzspannungen durchführen, um das Rauschen auszugleichen.

Die gemessene Lese-Latenz (tR):

• SLC / MLC: ~ 25 – 50 µs
• TLC: ~ 50 – 80 µs
• QLC: ~ 100 – 150 µs (zuzüglich der Retry-Zeit, wenn der erste Read fehlschlägt).

---

3. Die ECC-Verarbeitungszeit (LDPC-Decodierung)​

Das ist der reinste CPU-Overhead auf dem Controller-Chip.

Wegen der 16 engen Spannungszustände hat QLC eine um Größenordnungen höhere RBER (Raw Bit Error Rate) – etwa 1 Fehler pro 10.000 gelesenen Bits (gegenüber 1 Fehler pro 1.000.000 Bits bei TLC).

• Die Fehlerkorrektur (heute immer LDPC - Low-Density Parity-Check) muss bei QLC wesentlich mehr Iterationen durchlaufen, um die Daten fehlerfrei zu rekonstruieren.
• Bei einem schwer lesbaren Block (z.B. bei Temperaturschwankungen) kann der Decoder bei QLC mehrere hundert Mikrosekunden zusätzlich rechnen, während TLC den Fehler oft im ersten Durchlauf korrigiert hat.

 

[Yosup]

wäre die dann mit QLC Speicher zu empfehlen oder bricht da die Leistung auch entsprechend wie bei anderen ein ?

Bisschen zu früh, als dass es hier jemand wissen könnte. Ich halte es jedoch für ausgeschlossen, dass ein QLC-Speicher die gleiche Performance wie SLC-(Pseudo-)Speicher haben könnte. Selbst TLC hat ja nie SLC-Niveau erreicht, wie könnte es dann QLC schaffen? Damit wird die Performance jenseits des Caches unvermeidlicherweise einbrechen. Die einzige Hoffnung ist, dass die Chips auch im QLC-Modus eine Performance erreichen, die zumindest akzeptabel ist. Das ist aber nicht nur anwendungsabhängig, sondern auch eine Frage der persönlichen Toleranz.

 

[FlashBFE]

Mal abgesehen davon muss man erstmal aus dem SLC-Cache herauskommen mit einer Riesen-Schreiboperation. Das passiert im normalen Desktop-Alltag so gut wie nie. Selbst mit 4k-Videoschnitt schreibe ich so gut wie nie mehr als 100GB (eher weniger) auf einen Rutsch weg. Da kommt es eher darauf an, dass der Controller entweder sehr effizient ist oder gut gekühlt wird, damit der nicht überhitzt und bremst und natürlich dass genug NAND noch frei ist, um schnell neuen SLC-Cache frei zu machen. CB wartet bei seinen Tests zur Sicherheit eine halbe Stunde nach einer Löschung, aber das geht eigentlich viel schneller.

Was die Leseleistung angeht, kommen mittlerweile auch QLC-SSDs an die PCIe 4x4 Grenze, von daher: Schnell genug.