News Broadwell-E: Gigabyte zeigt erstes Refresh-Mainboard mit X99-Chipsatz

[Cardhu]

Schade, kein Comport oder LPT...

Spass beiseite, was zu Geier wollen die bei einer +200€ Platine noch mit USB2.0?

Manche Geräte spacken irgendwie an USB 3 rum. Hatte da mal Drucker bei denen es nicht möglich war diese an einem USB3 Port zu betreiben ohne dass ein System Fehler brachte oder abstürzte. Ja Ausnahmefall, aber egal
Hätte aber auch allgemein lieber ein paar mehr USB Ports genommen. Egal ob USB3 oder 2

Beim GA-X99P-SLI sind die PCIe-x16-Slots jetzt ebenfalls verstärkt, so wie es mit der Mainstream-Plattform rund um die Z170-Mainboards und der Skylake-Prozessorserie eingeführt wurde.

In wiefern sind die PCIe Slots verstärkt?
Der Link am Ende des Satzes führt zu nem USB Beitrag

 

[oldmanhunting]

ich bin mir sicher, das wir ein neues Asus Rampage Extreme für Broadwell-E sehen werden. Gigabyte macht halt den Anfang aber alle anderen werden folgen.

 

[r4yn3]

In wiefern sind die PCIe Slots verstärkt?
Der Link am Ende des Satzes führt zu nem USB Beitrag

Foto 3 vom Artikel. Und beim verlinkten Thema sind ebenfalls Boards mit der Verstärkung zu sehen. Die Frage nach dem wofür steht in einem anderen Raum.

 

[Fragger911]

...
Was im Umkehrschluss bedeutet, Skylake bietet in Summe 36 PCIe3.0 Lanes (die 20 vom Chipsatz), und der 5820K nur 28. Womit nun auch für mich ersichtlich wäre, wieso der 5820K ein Budget 6 Kerner ist.
...

Wenn dann bitte RICHTIG schreiben:
Skylake hat 16 PCIe-3.0-Lanes von der CPU zur Verfügung + maximal 20 (mit Vorsicht zu genießen) PCIe-3.0-Lanes vom Chipsatz
X99 hat 28/40 PCIe-3.0-Lanes von der CPU zur Verfügung + maximal 8 PCIe-2.0-Lanes vom Chipsatz

Tigerfox beschreibt es schon ordentlich, Gigabyte hat mit den größten Nachholbedarf. Es gibt aber eben auch andere Firmen, wie bpsw. MSI oder Asrock, die schon seit Frühjahr 2015 Boards mit der jetzt von Gigabyte beworbenen Ausstattung bieten.

Die Verteilung und Anbindung der PCIe-Lanes bei sehr vielen Z170-Boards ist mehr als schlecht bis grottig gelöst - gerade wenn man von der theoretischen Maximalzahl 36 ausgeht.

Diese kleine Fußnote gehört eigentlich von Seiten der Redaktion mit in die Meldung geschrieben.

Ergänzung (8. Januar 2016)

Foto 3 vom Artikel. Und beim verlinkten Thema sind ebenfalls Boards mit der Verstärkung zu sehen. Die Frage nach dem wofür steht in einem anderen Raum.

Die Slots halten dann bestimmt auch Untersuchungen von Zöllnern aus...

War doch ein Gigabyte-Board (?) in der entsprechenden News, wenn ich mich nicht täusche.

 

[r4yn3]

Wenn man darauf verpicht ist, gerne. Für mich sagt aber meine Aussage das selbe aus wie deine.
Warum sind die 20 PCIe3.0 Lanes beim Z170 mit Vorsicht zu genießen? Wenn es der Chipsatz bereit stellt, dann ists halt so. Was der Boardhersteller daraus macht steht auf nem anderen Blatt.

Warum ist das grottig gelöst?

Also hat man bei M.2 die Wahl zwischen 2 und 4 PCIe Lanes, aber für U.2 müssen es 4 sein?

 

[RaptorTP]

Am I/O-Shield wird es auch immer dünner ....

 

[mkossmann]

Danke an mkossmann und Tigerfox für die Erläuterungen bzgl. M.2/U.2.
Um das richtig zu verstehen. M.2/U.2 sowie USB3.1 und TB3 brauchen zwingend PCIe3.0 Lanes. Dabei ist es jedoch egal, ob die Lanes wie bei X99 direkt von der CPU, oder bei Z170 über den Chipsatz bereit gestellt werden?

Zwingend erforderlich ist PCIe-3.0 zwar nicht, da wohl Rückfallkompatibilität besteht. Aber trotzdem sehr sinnvoll, weil schnelle SSDs wie die Samsung SSD950 durch 4xPCIe-2.0 bereits ausgebremst werden, der Intel Alpine Ridge TB3-Controler ebenfalls 4x PCIe-3.0 braucht um die maximalen Übertragungsraten zu erreichen und und du mit einer PCIe-2.0-Lane auch "nur" die 5GBit/s von USB-3.0 heranschaffen kannst.

Wobei bei Skylake 16 freie Lanes am Chipsatz auch nur zur Verfügung stehen, wenn du auf interne SATA-Schnittstellen verzichtest und/oder die Anzahl der internen USB-3.0 Schnittstellen reduzierst.

 

[Portal501]

Danke an mkossmann und Tigerfox für die Erläuterungen bzgl. M.2/U.2.

Um das richtig zu verstehen. M.2/U.2 sowie USB3.1 und TB3 brauchen zwingend PCIe3.0 Lanes. Dabei ist es jedoch egal, ob die Lanes wie bei X99 direkt von der CPU, oder bei Z170 über den Chipsatz bereit gestellt werden?
Was im Umkehrschluss bedeutet, Skylake bietet in Summe 36 PCIe3.0 Lanes (die 20 vom Chipsatz), und der 5820K nur 28. Womit nun auch für mich ersichtlich wäre, wieso der 5820K ein Budget 6 Kerner ist.

Der 5820K ist für mich kein Budget 6 Kerner.Er ist halt für nutzer gedacht die den 28Lanes ausreichen.

Finde die lösung von Intel gut.Ich brauche bei einer GPU & einer PCIe SSD nicht mehr als 28 PCIe Lanes. Da brauch ich keine CPU mit 40 Lanes.

 

[mkossmann]

Am I/O-Shield wird es auch immer dünner ....

Das liegt aber auch daran, das moderne Schnittstellen etwas kompakter geworden sind. Dem Parallelport trauert wohl niemand nach, seriell ist auch oft nicht mehr gefragt, DP und HDMI sind etwas kleiner als DVI oder VGA und USB-C wird auch kleiner als USB-A. Und das IO-Shield ist ja oft genug vom Nutzer schlecht zu erreichen und es werden deswegen Schnittstellen an andere Stellen des Gehäuses gelegt.

 

[GunnyHartman]

Sieht ganz gut aus das Board. Schön schlicht und aufgeräumt. Das Layout ist auch nicht so schlecht.

 

[r4yn3]

@mkossmann: Danke für die Erklärung. Könntest du evtl anhand eines handelsbüblichen Z170 und/oder X99 Brett mir veranschaulichen wofür hier welche Lanes draufgehen?

Edit: Ok zumindest für X99 hab ich was gefunden, was das etwas veranschaulicht.

 

[mkossmann]

Für Z170 kannst du dir die von @Holt gepostete Grafik in https://www.computerbase.de/forum/threads/samsung-pm953-pcie-ssd-mit-u-2-anschluss-und-nvme-im-handel.1545557/page-2#post-18290219 anschauen.

 

[M80331]

Edit: Ok zumindest für X99 hab ich was gefunden, was das etwas veranschaulicht.
Anhang anzeigen 535782

Wie ist das mit den USB Anschlüssen zu deuten,
geht da 1 Lane zu einem VIA Chip mit gleich 4 Anschlüssen und 2 Lanes zu einem Asmedia Chip mit nur 2 Anschlüssen,
oder ist das 1 VIA Chip mit 4 Anschlüssen (was der VL805 ja auch ist) und dann 2 Asmedia Chips mit insgesamt/je 2 Anschlüssen?

Bei ersterem geht für mich die Rechnung nicht auf, bei letzterem frage ich mich warum verschiedene USB3 Chips?!?

 

[Tigerfox]

@r4yn3: was Fragger911 meint ist, dass bei Intels PCHs seit geraumer Zeit das sogenannte flexible HSIO-Ports genutzt wird (High-Speed Input/Output):
Es gibt bis zu 26 PCIe-Lanes, bis zu 10x USB3.0 und bis zu 6x SATA 3GB/s - aber nicht alles gleichzeitig. Wie das Schema zeigt, müssen manche von den PCIe-Ports für SATA geopfert werden, manche für USB und manche für GbE (was auf ordentlichen Boards immer passiert. Nur 6 PCIe-Lanes können nicht anders konfiguriert werden.

Will man Intel-GbE per PHY, 6xSATA und 10xUSB3.0, fallen schon 11 PCIe-Lanes weg. Minimal kann man 6x USB konfigurieren, 6 von 26 Lanes hat man also nie für was anderes. Bei Gigabyte sind es z.B. meist 7-8. 6 SATA ist eigtl. auch Standard, es bleiben also nur 11 von glorreichen 26 Lanes.

Da das aber bei allen Vörgängern und dem X99 auch so ist, bietet der Z170 trotzdem einen gewaltigen Mehrwert. Nur hat man mit S2011(-3) trotzdem deutlich mehr PCIe-3.0 Lanes, außer eben beim 5820k (da sind es aber immernoch 12 statt 11).

Zu deinen anderen Fragen: M.2 und U.2 haben erstmal nicht direkt was mit PCIe3.0 zu tun, es sind nur physische Anschlüsse, die PCIe-Leitungen nach außen führen können. M.2 kann AFAIK je nach Variante auch nur SATA haben, ansonsten alles von 1 bis 4 Lanes. SATAe kann neben SATA maximal 2 Lanes, U.2 hat wohl immer 4 Lanes.
PCIe 3.0 ist erst nötig, weil aktuelle M.2- und U.2 SSDs mehr Bandbreite schaffen, als PCIe 2.0 x4 bereitstellen kann.

Am I/O-Shield wird es auch immer dünner ....

Wie gesagt, das kann kaum die Produktionsversion sein, so wenig Anschlüsse wären ein Nogo, und es ist noch soviel frei.

@M80331: Jap, der VIA VL805 ist eine Krücke, die 4xUSB3.0 mit nur 1x PCIe Gen2 anbindet (reicht vorne und hinten nicht). Der Asmedia bietet nur 2xUSB3.0 per 1x Gen2. 2x bedeutet in der Grafik wohl, dass man bis zu 2 ASM1042 anbinden soll.


Das ist auch eine Neuerung der hier besprochenen Platine sowie ein Alleinstellungsmerkmal der Gigabyte Z170-Boards:
USB3.1 mit Asmedias Krücke ASM1142 (2xUSB3.1 bei 2xGen2 oder 1xGen3, reicht hinten und vorne nicht) gibt es schon länger, aber nur Intels Alpine Ridge bietet mit 2x-4x Gen3 ausreichend Bandbreite für USB3.1, bei 4x dann auch noch mit Thunderbolt3 (und HDMI2.0 samt HDCP2.2, was aber Gigabyte nicht umsetzt).

Wer rechnen kann wird sagen moment, 2x Gen3 ist doch auch nur 16Gb/s, zu wenig für 2xUSB3.1 und 4x ist 32Gb/s, zu wenig für TB3 - aber immerhin deutlich besser als Asmedia, was alle Test mit einigen 100MB/s mehr Bandbreite bestätigen. TB3 kann man sowieso kaum auslasten.

 

[r4yn3]

@mkossmann: Danke. Ja, jetzt wird das verständlich wieso das so verzwickt ist. Die lediglich 26 HSIO Ports sind denke ich eine Limitierung vom DMI3.0?

Also könnte man theoretisch, wenn man möchte, 2 SATAe Ports an einem X99 Board, gegen einen U.2 Anschluss tauschen?

Edit: @Tigerfox: Alles klar, danke nochmals für die Erklärung.

Es ist eigentlich traurig, eine solch teure Platform zu haben, und dann an solch "simplen" Dingen zu scheitern.

Kann es sein, dass die Entwicklung von schnellen SSDs nicht nur die SATA Entwicklung, sondern auch die Chipsatzentwicklung deutlich überrannt hat?

 

[Tigerfox]

HSIO hat nicht mit DMI3.0 zu tun - DMI sind einfach nur 4 PCIe-Lanes, also hat der X99 eigtl. 12, der Z170 eigtl 30. Natürlich sollte keine Einzelschnittstelle am PCH mehr als 4 Lanes breit sein und es sollte auch vermieden werden, das mehr als eine Komponente am PCH mit dieser Bandbreite mit der CPU kommunizieren will - Das passiert aber seltener als viele hier meinen, sonst würde Intel eine andere Lösung wählen.

Ja, Intel Highendplattform ist immer traurig gewesen und Intels Chipsatzentwicklung als Monopolist zu langsam. Schon bei der Standardplattform geht es zu langsam, es war wegen SATA 6Gb/s und USB3.0 ein riesen Hemnis, die 5er-Chips ohne PCIe2.0 zu bringen, obwohl die Northbridge das schon seit dem X38 hatte, bei den 6ern gab es dann zwar PCIe2.0, aber nur ein bischen SATA 6Gb/s und weiterhin kein USB3.0 usw. usf. Im Prinzip hätte der Z87 so schon als Z57, mindestens aber als Z68 erscheinen können.

Die Highendplattform setzt aber noch einen drauf, weil die Zyklen so langsam sind, dass man quasi kurz vor Erscheinen der nächsten Mainstream-Generation erst die Highendversion der alten bekommt. Der X79 entsprach bis auf den (abgschalteten) SAS-Controller 1:1 dem P67, damit musste dann auch Ivy-E leben, kurz bevor Haswell und Z87 erschienen.
Der X99 ist nun immernoch auf dem Stand von Z87/Z97, wenn Mitte des Jahres Broadwell-E erscheint. Skylake ist dann schon über ein Jahr am Markt.

Einzig die CPUs selber sind High-End dank massig Kernen, extrem dicken und sehr modernem Speichercontroller und PCIe-Hub. Die IPC ist dann aber wieder niedriger. Das ist eigtl. nur ein Vorteil für Multi-GPU Systeme mit mehr als 2 Karten oder bei Anwendungen, die wirklich von mehr als 4 Kernen profitieren (also nicht Games). Die Möglichkeit, dank der vielen PCIe3.0-Lanes auch M.2/U.2/TB3 und USB3.1 nachrüsten zu können, ist nur ein Trostpflaster.
Sowas geht nur mangels Konkurrenz. Sollte AMD mal irgendwann wieder konkurrenzfähig sein, müsste Intel da schon mehr bieten.

 

[Cardhu]

Foto 3 vom Artikel. Und beim verlinkten Thema sind ebenfalls Boards mit der Verstärkung zu sehen. Die Frage nach dem wofür steht in einem anderen Raum.

Besten Dank
Das ist also die Verstärkung
Konnte mir da echt nix drunter vorstellen. Nach dem Sinn braucht man freilich nicht fragen

 

[mkossmann]

@mkossmann: Danke. Ja, jetzt wird das verständlich wieso das so verzwickt ist. Die lediglich 26 HSIO Ports sind denke ich eine Limitierung vom DMI3.0?

Also könnte man theoretisch, wenn man möchte, 2 SATAe Ports an einem X99 Board, gegen einen U.2 Anschluss tauschen?

Das ist nicht unbedingt eine Limitierung von DMI3.0. Den Skylake-PCH kann man sich als PCIe-Switch vorstellen, der 4 Lanes ( entprechend DMI-3.0) auf 26 Lanes/HSIOs verteilt und damit die (teilweise integrierte) Peripherie versorgt. Da ist auch ein Switch mit mehr Ausgängen vorstellbar. Möglicherweise gibt es das dann für Kabylake. Zu viele Ausgangs-Lanes können aber dann auch zu einen Engpass von DMI-3.0 führen.

Und meines Wissens sind alle PCI-Lanes am X99-PCH noch PCIe-2.0. Mit dem Verzicht auf SATAe bekommst du zwar die PCIe-Lanes frei, aber nicht die max. möglichen 32Gbit/s Übertragungsrate wie beim Skylake-PCH. Da müsste man stattdessen die Lanes von der CPU entweder direkt oder mittels PCIe-Switch anzapfen.

 

[r4yn3]

Autsch, achja da war noch was.

 

[HominiLupus]

Was im Umkehrschluss bedeutet, Skylake bietet in Summe 36 PCIe3.0 Lanes (die 20 vom Chipsatz), und der 5820K nur 28. Womit nun auch für mich ersichtlich wäre, wieso der 5820K ein Budget 6 Kerner ist.

Die 36 Lanes von Skylake sind aber fürn Hintern weil die 20 vom Chipsatz alle nur via langsamem DMI 3.0 Interface zur CPU gehen. Die 28 des 5820k hängen hingegen direkt an der CPU und sind damit effektiv sehr sehr viel schneller, vor allem wenn mehr als ein Gerät gleichzeitig diese 20 PCIe Lanes nutzen will: bei knapp 4GB/s ist Schluß, d.h. ein M.2 Transfer von der SSD und DMI 3.0 ist vollständig ausgelastet. Das ist bei X99 und selbst dem "Budgetprozessor" eben nicht so