Oder alternativ kürzere Pipeline, damit man mehr davon pro Zeiteinheit abarbeiten kann. Das Gegenteil hat man ja gut beim Pentium 4 gesehen, mit den extrem langen Pipelines, die in der Praxis nur Vorteile haben, wenn eben der Takt extrem hoch ist. Seine geplanten 10 GHz hat Intel da aber bekanntlich nie geschafft.
Zu kurz kann man die Pipelines dann aber dann auch wieder nicht machen, weil dadurch die Berechnungen kleinteiligere Häppchen unterteilt werden müssen, was auch wieder Performance kostet bzw. kosten kann.
Und zu SMT, hat/hatte IBM bei seinen CPUs nicht sogar 4-fach und später dann 8-fach SMT bei seiner Power-Architektur?