News Chinas Chips der Zukunft: Huawei will mit neuer Skalierung „1.4 nm Performance“ bieten

[Volker]

Huawei will in China zeigen, dass es mit 1,4-nm-Chips mithalten kann. Nicht über Fertigungstechnologie, sondern dem Stapeln der Chips. Dafür will das Unternehmen eine Art Hybrid Bonding nutzen, also eine Verschmelzung verschiedener Chips zu einem Komplettpaket. Das bieten aber auch westliche Hersteller.

Zur News: Chinas Chips der Zukunft: Huawei will mit neuer Skalierung „1.4 nm Performance“ bieten

 

[imperialvicar]

Hochstapler sind das welche hoffentlich nie beliefert werden
Wenn sie könnten würden die Asml sofort aufkaufen

 

[Stefan234]

Erst ging es zu meiner Überraschung recht schnell, aber nun scheint die Luft raus zu sein. Ohne EUV wird das nix. Vergleichbare Performance mag machbar sein, aber dann 2-3x Stromverbrauch.

 

[Serana]

Erstmal bleibt abzuwarten, ob das was den Ingenieuren bei Huawei eingefallen ist wirklich so gut ist wie sie behaupten. Wenn jede Revolution die in der Vergangenheit angekündigt wurde tatsächlich gekommen wäre, dann lebten wir heute in einer ganz anderen Welt. Insofern heißt es erstmal abwarten und Tee trinken.

Abgesehen davon stehen die Chancen allerdings gar nicht so schlecht, daß die nächste tatsächliche Revolution in der Chip-Fertigung aus China kommt. Die Strukturgrösse einfach immer weiter zu verkleinern wird nicht ewig funktionieren und mit unserem sinnlosen Handelskrieg zwingen wir die Chinesen geradezu "Out of the box" zu denken. Nichts motiviert besser als die pure Notwendigkeit einen vollkommen neuen Ansatz zu finden.

 

[Bigeagle]

Sich als Huawei dabei mit dem 1,4-nm-Prozess von TSMC oder auch Intel zu vergleichen, bleibt allerdings abzuwarten.

Vielleicht bin ich ja noch nicht richtig wach, oder die sonne knallt zu sehr, aber was will mir dieser satz sagen?
Es sieht so ein bisschen danach aus als bliebe es abzuwarten ob die Prozesse vergleichbar sind.

Platzeffizienz und gesamtleistung durch stapeln vergleichbar halten sehe ich ja noch, aber wie soll das layer stapeln bei der energieeffizienz helfen?

and a 41% power-efficiency gain at a fixed device node.

gleiche transistorgröße aber mehr übereinander gestapelt ist doch immer noch die gleiche transistorgröße und damit das gleiche 'level' an elektronenbedarf.
Dass man mit mehr transistoren den takt in richtung optimum verschieben kann bei gleicher leistung zählt da nicht.
Nach transitoren in 3D aufbauen sieht die meldung jetzt auch nicht aus, zumal das im grunde schon längst standard ist. FinFET war ja schon 3D und GAA ist noch etwas mehr 3D nutzung.