Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
Ich habe mal ne frage: haben die X2 3800+ 512KB oder 1024KB.
Denn ich gucke bei mir in CPU-Z da steht 2x512KB das macht dann doch 1024KB oder.
Aber so weit ich weis hatt der X2 4800 1024KB, hatt der dann 2x1024KB oder was
der 3800 hat pro kern 512 und der 4800 pro kern 1024. Kann mich aber net mehr so dran erinnern glaube amd hat mal die modelle mit 1024 gestrichen? da amd direkte anbindung am ram macht (ohne umwege wie bei intel) brauchen die cpus net so viel
warum soll man es nicht addieren können?
klar ist es für viele aussagen schwachsinn, aber macht manchmal sinn
warum soll ich nicht sagen die cpu hat 1280kb cache wenn es um die transistorenverteilung in der cpu geht?
solange man damit keine performance vergleiche wagt ist es doch in ordnung und die aussage 100% korrekt
auch ist es nicht unbedingt schlechter einen getrennten L2 cache zu haben
ein shared L2 hat nicht nur vorteile
ja man kann sie nicht addieren, da es kein shared cache ist. aber die letzte aussage ist mal unfug, nur weil intel einen shared cache hat ist der nicht besser, denn dann geht mehr rechenaufwand drauf um den l2 kohärent und mit den cpus synched zu halten. um die beiden vorteile zu verbinden baut amd ja bald zusätzlich einen shared L3 cache ein.....
mal ganz davon abgesehen das bei amds das caching nicht so relevant ist wie bei intel wo der fsb doch arg den speicher limitiert, ausser natürlich man oced den auf 400+....
was streitet ihr euch um meine ausage !? die ist fällig i.O. sobald der gesammte Cache damit gemeint ist und das war auch damit gemeint... ob da jetzt CPU 1 oder 2 damit gemeit ist ist total egal ... gesammt Cache ist 1280 ! basta....
So einfach ist das. Die 4000 + k*400 Modelle haben 2x1024KB Cache, die 3800 + k*400 Modelle 2x512KB. Ausnahme sind die Brisbane 65nm CPUs, die besitzen alle 2x512KB Cache.
ja das mag sein mit dem gesamt cache aber erstens ist meist nur der l2 cache gemeint und zweitens sagst du bei nem x2 3800+ auch nicht das der 4ghz hat!
bei intel gibt es ja nur einen gemeinsamen l2cache seit dem c2d der von beiden kernen benutzt werden kann wie er gerade benötigt wird. also kann bei intel auch ein einzelner kern über die vollen 2/4 mb l2 cache verfügen wenn der jeweils andere deaktiviert ist oder nichts zu tun hat. bei dem a64 x2 kann nur jeder kern über seinen jeweiligen cache verfügen also bei den kleineren modellen jeder 512kb bei den größeren 90nm 1024kb. bei den neueren in 65nm gibt es bis jetzt nur 512kb l2 cache por core. kann sich ja villeicht noch ändern. glaube aber nicht daran weil cache bei amd durch den internen speichercontroler nicht so wichtig ist wie bei intel cpus ohne internen speichercontroler. deswegen braucht intel auch einen möglichst hohen fsb.
jetzt lasst uns aber deswegen nicht streiten!
jony
@UltraXFX-92
doch es sind 1280kb cache
es sind genau 1280kb sram auf der cpu der in div L1 und L2 caches aufgeteilt ist
an dieser aussage ist überhaupt gar nichts verkehrt, es sind physikalisch 1280kb speicher auf dem chip
wie der organisiert oder verteilt ist wurde in der aussage gar nicht betrachtet
dass ein kern den ganzen cache nutzen kann wird in der aussage auch nicht behauptet
Jup, muss bensen zustimmen. Der Vergleich mit der Taktrate (2x 2GHz != 4 GHz) hinkt, da es sich um völlig verschiedene Größen handelt. Byte ist eine Mengenangabe, die sehr wohl ohne einen bestimmten Zusammenhang addiert werden kann, genauso, wie man bspw. die DIE-Größen der zwei Conroes aufm Kentsfield addieren kann, wohingegen die Taktfrequenz in beiden Kernen vorherscht, weshalb schon die Bezeichung "2x 2 GHz" ansich falsch oder zumindest irreführend ist.
Dass man aber ansonsten von 2x 512 kB spricht hat einfach mit der Verdeutlichung des technischen Aufbaus zu tun.
Ein shared Cache ist auf jeden Fall die bessere Technologie, das ist Fakt.
Bei getrennten Caches müssen die Daten oftmals mehrfach aufbewahrt werden, wodurch die Effektivität des Caches abnimmt.
Dadurch wird natürlich auch der nutzbare Cache kleiner. Wenn 2 oder gar 4 Kerne alle die selben Daten im Cache behalten müssen, ist das Verschwendung pur.
Deshalb wird AMD beim kommenden K10 auch einen gemeinsamen L3 Cache einführen, der die Daten für alle Kerne bereithält, um eben dieser Verschwendung vorzubeugen. Allerdings muss man hinzufügen, das in der Regel die Geschwindigkeit, mit der die Caches angebunden sind, von Level zu Level abnimmt.
