Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsHigh Bandwidth Flash: HBF soll 512 GB mit 3 TB/s verbinden
Ja im PC Bereich sieht es anderes aus. Da kannst Du aber mit HBF nichts anfangen, weil dieser extra an die speziellen Anforderungen für K.I Workloads entworfen worden ist und auch mit keiner normalen CPU nicht einsetzbar wäre, weil diesen die komplette Controller Logik fehlt. Dazu ist HBF auf Bandbreite und nicht auf Latenzen dominiert und auch die Zugriffsmuster die man so typisch im PC Bereich hat nicht passt. Es ist halt nur eine Zwischenstufe zwischen HBM und SSD in K.I. Systemen.
@input_iterator
Als wenn das in ejnem Fall länger als einen halben Tag dauernd würde ein Design des vorherigen SSD-Controllers drauf anzupassen und die Firmware dazu an folgenden 2 Tagen zu schreiben...
@Pringel Auf so was antworte ich eigentlich nicht, weil es einfach absurd ist was Du schreibst. Man kann einen SSD Controller nicht mal so anpassen, weil HBF keinen SSD Controller hat und auch keinen gebrauchen kann. HBF ist Compute Adjacent Memory über UCIe, ohne NVMe Protokoll, ohne LBAMapping, ohne FTL, ohne Controller DRAM, ohne Queue Handling. Deine Behauptung ist ungefähr so realistisch wie zu sagen, ich baue in zwei Tagen meine CPU zu einer GPU um. Dazu passen die Latenzzeiten überhaupt nicht für die typischen Anwendungszwecke. Diese Latenzen kannst Du nicht mi einem SSD Controller und einer Firmware weg optimieren, weil einfach diese durch den Nand vorgegeben wird und durch einen zusätzlichen SSD Controller auch noch ansteigen würde.
Austauschbar wird das nicht, das sind Chiplets, die gemeinsam auf einem Package sitzen - wo jetzt auch schon HBM-Stacks verbaut sind.
Gleichzeitig hast du natürlich recht, aber darum geht es hier ja auch - selten geänderte Daten sind auf HBF gut aufgehoben, anderes kommt ins HBM. Beim genannten Anwendungsbereich KI-Inferenz bietet sich HBF also an, um das Modell im Speicher zu halten (was ja nur sehr selten neu geladen wird), während der HBM für die jeweiligen Anfragen genutzt wird.
Dache habe ich auch gedacht, wobei ja auch die Schnittstelle eine ganz andere als sonst ist und mit dem Gestapel ein Stück weit auch der Chip-Aufbau.
Welcher Arbeitsschritt macht denn den Löwenanteil der Leselatenz von Flash aus?
Wenn du meinst, ich hätte mir „zurecht gedreht“, was Dir nicht ins Bild passt, ist das Dein gutes Recht. Ändert aber nichts daran, dass Dein Kommentar technisch inhaltsleer war. Wenn Dir dann die sachlichen Antworten von anderen Usern nicht passen, bist du in einem Technikforum falsch aufgehoben.
