Notiz Intel Xe-HPC: Imposantes Chiplet-Design von Ponte Vecchio offenbart

[Volker]

Passend zum Start von Intel Xe-LP im Desktop für OEMs zeigt Intel auch den ganz großen Bruder: Intel Xe-HPC, Codename Ponte Vecchio. Dabei kommen verschiedenste Chips auf einem Package zum Tragen, die beiden GPU-Tiles sind in der Mitte zugegen.

Zur Notiz: Intel Xe-HPC: Imposantes Chiplet-Design von Ponte Vecchio offenbart

 

[supermoee]

Bitte die Überschrift korrigieren. Veccio schmerzt beim lesen. Es ist vecchio.

Gruss

 

[so_oder_so]

Zitat Intel von früher:

Our approach to deliver high core counts is to use monolithic dies instead of patching together a group of small dies.

Intel

Ja, was hat man damals gegen "zusammengeklebte" CPUs gestichelt - und heute schauts auf dem Titelbild so aus, als ob der gute alte weisse Bastelkleber benutzt würde. GÖTTLICH!

 

[[wege]mini]

Ja, was hat man damals gegen "zusammengeklebte" CPUs gestichelt

Man muss aber auch festhalten, dass dieses Marketing Gebrabbel erst nach den Pentium-D Modellen kam.

Es ging nie um Kleber. Man wollte damals zeigen, dass "zusammengeklebte" CPUs immer irgend wie kommunizieren müssen.

Beim Pentium-D war es am FSB Takt hängend die Northbridge, bei AMD später das Hypertransport Dingsbums.

Mit moderner Technik erübrigt sich dieses Problem natürlich und jetzt kann man auch "kleben", wenn man mit IO-Chips arbeitet.

Selbst Intel wusste damals schon, dass es die preiswertere aber eben etwas langsamere Lösung ist. Sie wollten damals aber Core-CPUs verkaufen. Die haben es bis heute geschafft am Leben zu bleiben.

Spätestens mit BigLittle wird das aber immer schwerer.

mfg

 

[Botcruscher]

Naja das Problem der Kosten von Offchip Kommunikation hat sich nicht erledigt. Die Gewichtung gegenüber der Herstellung macht es aber attraktiv. Hätte sich die Fertigung wie von Intel geplant entwickelt würde nicht geklebt werden. Immerhin passt es zu den MCM Gerüchten bei AMD. Über 15 Jahre nach den Spekulationen zu R400 muss es ja mal klappen.

 

[yummycandy]

Es ist noch viel zu früh, um von "imposant" zu reden. Allerdings haben sie ein MCM-Design auf die Beine gestellt, was ihnen anzurechnen ist.
Andreas von hwluxx hat mal versucht, das Schaubild zu beschriften.

https://twitter.com/aschilling/status/1354152985807478789

Was noch ganz interessant ist, daß EMIB und Foveros auf einmal benutzt wurden.

 

[PietVanOwl]

Sieht echt interessant aus, war aber auch nur eine Frage der Zeit bis MCM zum Einsatz kommt, bzw. bei Intel war es ja schon eine Weile bekannt. Trotzdem irgendwie ein imposanter Anblick. MFG Piet

 

[Shoryuken94]

Rein optisch zumindest ein echter Hardware Porno. Was das ganze dann taugt mal sehen. Aber schön den ersten MCM GPU Ansatz mal zu sehen

 

[Teralios]

Mit moderner Technik erübrigt sich dieses Problem natürlich und jetzt kann man auch "kleben", wenn man mit IO-Chips arbeitet.

Na ja: Der I/Obkommuniziert heute mit den CPU-Tiles aber auch noch mit "Hyper Transport" wenn man genau ist, klar IF ist ein Nachfolger, baut aber darauf auf.

Früher war das Problem, auch bei den ersten Quadcores von Intel, das alles über den FSB erst zur Northbridge musste und von da zurück.

Bei AMD wurde damals dann schon einer der Links zu einer direkte Kommunikation genutzt, jetzt haben sie den Link besser darauf ausgelegt.

 

[.Snoopy.]

Eines muss man lassen, die Kühlfläche ist ja enorm, was schon einmal nicht schlecht ist. Mal schauen wie die Leistung ausschaut.

 

[stefan@x700pro]

War eigentlich nur eine Frage der Zeit, der erste 4kerner von intel hatte meine ich auch 2 dies.

 

[fox40phil]

der Vram ist dort mit auf dem Chip oder wird es noch separate drumherum geben?
Ich sehe da fast nur Caches und Ram

 

[calluna]

War eigentlich nur eine Frage der Zeit, der der erste 4kerner von intel hatte meine ich auch 2 dies.

Ja... nur ist das hier technisch etwas ganz anderes... es gibt ein Base-Die auf dem die Chips über Foveros aufgesetzt sind.

https://www.hardwareluxx.de/index.p...rt-emib-und-foveros-in-riesigen-packages.html

 

[danyundsahne]

Also imposant sieht das Package allemal aus. Bisher gab es noch keines Package mit so vielen Bausteinen.
AMDs 64-Kerner 3995X war sicher auch so imposant von dein Ausmaßen her....und die Leistung kennen wir.
Die CPU stampft alles nieder was die Konkurrenz so zu bieten hat.

Also vll schafft hier Intel wirklich was großes und bahnbrechendes. Aber erstmal abwarten, häppchenweise bekommen wir die Salami auch zusammen

 

[xexex]

Was noch ganz interessant ist, daß EMIB und Foveros auf einmal benutzt wurden.

Das war ja schon klar, als es vorgestellt wurde.

 

[Tzk]

Bisher gab es noch keines Package mit so vielen Bausteinen.

Genau. Und vorallem gab es bisher noch kein Package wo sowohl Die-on-Die als auch Die-on-Package gepackt wurde... Hier hat man ja in der mitte 2 fette Base Die mit den kleinen oben drauf (FOVEROS) und zusätzlich nochmal I/O und HBM2 Stacks daneben. Das Teil ist schon ein Monster...

Das erhöht die Spannung zu Intels "echten" Gpus nur noch weiter.

 

[bensen]

Ja, was hat man damals gegen "zusammengeklebte" CPUs gestichelt - und heute schauts auf dem Titelbild so aus, als ob der gute alte weisse Bastelkleber benutzt würde. GÖTTLICH!

Gähn.
Sollen wir AMD noch mit native Dual-Core und native Quad-Core rauskramen. Da habe die auch im Marketing gegen Presler und Kentsfield geschossen.

Es ist eine Frage wie man das macht. Wenn man ehrlich ist, war Zen 1 eine Bastellösung. Die Nachteile waren eklatant. Die Vorteile für AMD zu dem Zeitpunkt aber größer. Zen2 hat es dann richtig gemacht.

Hier muss man mal abwarten, was bei rum kommt und wie das umgesetzt wird.
Das ist ja jetzt auch nicht Intels erstes Produkt mit Chiplets. Lakefield, und die FPGAs sind ja schon länger am Markt.

Ergänzung (27. Januar 2021)

Es ist noch viel zu früh, um von "imposant" zu reden. Allerdings haben sie ein MCM-Design auf die Beine gestellt, was ihnen anzurechnen ist.
Andreas von hwluxx hat mal versucht, das Schaubild zu beschriften.

Anhang 1032832 betrachten
https://twitter.com/aschilling/status/1354152985807478789

Was noch ganz interessant ist, daß EMIB und Foveros auf einmal benutzt wurden.

Also imposant finde ich das jetzt schon. Das ganze Packaging mit so vielen Dies ist schon ein neues Level. Und der ganze Materialeinsatz, sprich Die Fläche ebenso.

Ob die Performance imposant wird, wird sich zeigen.

Ergänzung (27. Januar 2021)

der Vram ist dort mit auf dem Chip oder wird es noch separate drumherum geben?
Ich sehe da fast nur Caches und Ram

Die 8 kleinen Dies außen werden der HBM sein. Vram, kein Cache.

 

[v_ossi]

@yummycandy Weiß man, welcher HBM hier verbaut ist? Also Hersteller und Version?

Daraus sollte man theoretisch gesehen ganz grob die Größe abschätzen können. 3 Minuten Googlen haben mir leider keine vernünftigen Dimensionen ausgeworfen.

Bloß, dass die ersten HBM 1 Stacks bei AMD 5 x 7mm groß waren. Das war aber 2015. HBM 2 ist schon ne Ecke größer.

 

[Teralios]

Ob die Performance imposant wird, wird sich zeigen.

Bei Spielen: Nein, denn sonst hätte Intel in wenigen Jahren das gelöst an dem Nvidia und AMD seit fast 2 Jahrzehnten arbeiten.

Im GPGPU Bereich: JAPP, da wird das abliefern.

 

[yummycandy]

@yummycandy Weiß man, welcher HBM hier verbaut ist? Also Hersteller und Version?

Nein. Es gibt so gut wie keinerlei weitere Infos. Zumindest nicht beim letzten Mal, als ich nachschaute.