rx4711
Commander
- Registriert
- Sep. 2007
- Beiträge
- 2.334
Ihr meint wohl das hier:
"In this design it is not the bandwidth of dual-channel high-frequency memory that becomes the bottleneck, but the Quad Pumped Bus that connects the CPU with the chipset's North Bridge. Its maximum theoretical bandwidth is 8.5GB/s in Core 2 Duo systems, which only equals the bandwidth of dual-channel DDR2-533 SDRAM. That's why we don't see a really big performance growth if we use memory faster than DDR2-533."
(http://www.xbitlabs.com/articles/memory/display/core2duo-memory-guide_4.html)
Es ist richtig, dass man aufgrund der FSB-Limitierung nicht das volle Potential von Dual-Channel-Memory ausschöpfen kann ... wie dies z.b. beim Athlon64 der Fall ist.
Aber das davon nix übrigbleibt ist falsch.
Hier noch was zum lesen für euch:
http://www.mersenneforum.org/showthread.php?t=6647
"E6600 (2400 MHz) dual channel 896K fft 23.5 ms
E6600 (2400 MHz) single channel 896K fft 32.6 ms"
"In this design it is not the bandwidth of dual-channel high-frequency memory that becomes the bottleneck, but the Quad Pumped Bus that connects the CPU with the chipset's North Bridge. Its maximum theoretical bandwidth is 8.5GB/s in Core 2 Duo systems, which only equals the bandwidth of dual-channel DDR2-533 SDRAM. That's why we don't see a really big performance growth if we use memory faster than DDR2-533."
(http://www.xbitlabs.com/articles/memory/display/core2duo-memory-guide_4.html)
Es ist richtig, dass man aufgrund der FSB-Limitierung nicht das volle Potential von Dual-Channel-Memory ausschöpfen kann ... wie dies z.b. beim Athlon64 der Fall ist.
Aber das davon nix übrigbleibt ist falsch.
Hier noch was zum lesen für euch:
http://www.mersenneforum.org/showthread.php?t=6647
"E6600 (2400 MHz) dual channel 896K fft 23.5 ms
E6600 (2400 MHz) single channel 896K fft 32.6 ms"