PCIe Lanes Verwirrung

[Creator97]

Ich habe es glaube ich noch nicht ganz verstanden.
Ich werde hier jetzt einfach mal eine Reihe von Behauptungen aufstellen und ihr sagt mir was nicht stimmt! Danke schonmal.

PCIe Lanes werden vom Prozessor, sowohl auch vom Chipsatz bereit gestellt.
Alle PCIe Slots auf dem Mainboard (PCIe 3.0) benutzten die PCIe Lanes vom CPU.
Alle PCIe Slots auf dem Mainboard (PCIe 2.0) benutzten die PCIe Lanes vom Chipsatz.


Das heißt, sollte ich eine Grafikkarte in einen PCIe 3.0 x16 (x16) Slot stecken und dann eine beliebige x1 Karte in einen PCIe 2.0 x1 Slot stecken, sind 16 Lanes meines 20 Lane Xeon E3 CPU belegt.
Sollte ich die x1 Karte allerdings in einen x8 x16 PCIe 3.0 Slot stecken, sind alle 20 Lanes benutzt, da die kleinste mögliche PCIe Konfiguration x4 entspricht.

 

[SavageSkull]

Das ist von Board zu Board unterschiedlich.
Die CPU stellt X-Lanes zur Verfügung. Je nach Board werden diese Lanes auf den obersten Slots verteilt und die restlichen Slots werden über die PCIe Lanes vom Chipsatz angesteuert.
Bei meinem Board vom Desktop ist es so, dass die CPU den obersten 16fach Slot füttert und alle restlichen Slots über den Chipsatz angesteuert werden.
Dementsprechend sind bei mir alle PCIe 3.0 Slots an der CPU angebunden und alle PCIe 2.0 Slots am Chipsatz

 

[Creator97]

Sicher, dass das so ist, ich dachte halt, dass der CPU nur über PCIe 3.0 verfügt und der Chipsatz nur über 2.0.
So wie ich das jetzt verstehe aus deiner Erklärung, wird, wenn die CPU voll ist, auch ein PCIe 3.0 Slot vom Chipsatz befüttert. Also ist meine Behauptung in den letzten beiden Absätzen vom ersten Post richtig, aber nur wenn der Chipsatz nicht für den CPU einspringt, also das Mainboard es für diesen Slot nicht macht.
Nur wie das dass Mainboard macht, und ob es das macht, habe ich noch nie unter den Spezifikationen gelesen. Deswegen suchte ich nach einer einfachen Unterscheidung. Wie schaffe ich mir also schnellstmöglich einen Durchblick, wenn ich mehrere Boards vergleichen will?

 

[katzilla]

wie bereits erwähnt, ist das je nach CPU und chipsatz unterschiedlich. außerdem darf der Boardhersteller ja auch noch entscheiden, wie er die jeweiligen Lanes verteilt. wenn du also ein konkretes Beispiel angibst, können wir und Google/Yahoo dir helfen.

bei mir werden von der CPU (2011-3) 40 Lanes bereitgestellt, und 32 davon zusätzlich über PLX Chips "verdoppelt". somit kommt man auf schon mal 64 Lanes alleine für die Steckkartenanbindung. insgesamt sind 88 Lanes verfügbar. allerdings soll das auch mit ner 28-Lane-CPU funzen. hab aber die X-CPU ^^

wie das also der Hersteller bei mir genau macht, ist auch mir etwas schleierhaft. aber es tut.

 

[Holt]

PCIe Lanes werden vom Prozessor, sowohl auch vom Chipsatz bereit gestellt.
Alle PCIe Slots auf dem Mainboard (PCIe 3.0) benutzten die PCIe Lanes vom CPU.
Alle PCIe Slots auf dem Mainboard (PCIe 2.0) benutzten die PCIe Lanes vom Chipsatz.

Wenn wir von aktuellen Intel Plattformen reden, dann ja. Bei AMDs AM3+ kommen die Lanes noch aus der Northbridge und der Southbridge, aber nicht aus der CPU direkt.

Das heißt, sollte ich eine Grafikkarte in einen PCIe 3.0 x16 (x16) Slot stecken und dann eine beliebige x1 Karte in einen PCIe 2.0 x1 Slot stecken, sind 16 Lanes meines 20 Lane Xeon E3 CPU belegt.

Ja und nein, denn die Xeon E3 haben wie alle S. 115x CPUs nur 16 PCIe Lanes (2.0 bei den älteren, 3.0 bei den neueren) und dann noch DMI 2.0, was technisch PCIe 2.0 x4 entspricht, aber zur Anbindung des Chipsatzes dient, die Lanes gehen also an den Chipsatz und der stellt dann wieder bis zu 8 PCIe 2.0 Lanes bereit und bindet auch seine internen Controller, wie den USB Host Controller und den SATA Host Controller dort an, weshalb man auch vom DMI Flaschenhals redet.

Sollte ich die x1 Karte allerdings in einen x8 x16 PCIe 3.0 Slot stecken, sind alle 20 Lanes benutzt, da die kleinste mögliche PCIe Konfiguration x4 entspricht.

Das hängt vom Chipsatz und damit vom Board ab. Die Z97er z.B. können die 16 PCIe 3.0 Lanes auch in x8/x8 und x8/x4/x4 teilen, andere Chipsätzen wie der H97 können das nicht und die 4 PCIe 2.0 sind wie gesagt immer für die Anbindung des Chipsatzes und damit immer sowieso schon belegt.

 

[Weedlord]

bei mir werden von der CPU (2011-3) 40 Lanes bereitgestellt, und 32 davon zusätzlich über PLX Chips "verdoppelt".

Die PLX Chips verdoppeln die Lanes nicht soweit ich weiß, sondern switchen die Geräte auf den Steckplätzen im milli Sekundentakt, sprich eins wird mit x16 und eins kurzzeitig mit x0 angesprochen und dann wieder andersherum.

 

[Creator97]

@Holt
Oh habe gerade nachgeschaut, hast recht nur 16 aber die alten (v2) hatten 20. (Schau hier: http://ark.intel.com/De/products/65722/Intel-Xeon-Processor-E3-1290-v2-8M-Cache-3_70-GHz) Würden in diesem Fall alle von meinen von dir zitierten Zitate 1-3 voll ganz stimmen, schon oder?

 

[Holt]

Ja, deswegen habe ich ja auch oben geschrieben "Wenn wir von aktuellen Intel Plattformen reden" und aktuell ist der Xeon E3 12xx v3. Der alten Xeon E3-12xx v2 hatte neben den 16 PCIe PCIe 3.0 und dem DMI noch mal 4 PCIe 2.0, aber um die zu nutzen braucht man entsprechendes Serverboard mit einen passenden C21x Chipsatz wie dieses Blockdiagramm mit dem C216 zeigt.

O-Saft-Killer, so ist es, die arbeiten eben als Umschalter und man hat zwar mehr Lanes aber nicht wirklich mehr Gesamtdurchsatz. Da praktisch aber nicht immer alle Karten wirklich Daten übertragen, erhöht sich der real erzielte Durchsatz dann schon, denn wenn man 16 Lanes mit so einem PLX Chip auf 32 Lanes bringt, dann schaltet er eben je nach Bedarf zwischen x16/x0, x8/x8 und x0/16 hin und her.

 

[Creator97]

Ok, aber wenn wir davon ausgingen, dass er 20 3.0 hätte.

Würden in diesem Fall alle von meinen von dir zitierten Zitate 1-3 voll ganz stimmen, schon oder?

Vielen Dank für die professionellen Antworten.

 

[Holt]

Wenn man davon ausgehen würde, dann wäre es korrekt. Aber die zusätzlichen 4 PCIe Lanes der v2 waren PCIe 2.0, womit die Aussagen dann bei Board die dieser Lanes herausführen können, nicht stimmen würde. Die meisten hier bauen ihre Xeons in Desktops Boards, die können diese 4 zusätzlichen Lanes nicht nutzen und damit stimmen die Aussagen praktisch auch so fast immer.