Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsPilotproduktion für 450-mm-Wafer und 7 nm von TSMC angepeilt
In Bezug auf 450mm sitzen Intel und TMSC im selben Boot namens G450C http://www.g450c.org/
2016-2017 findet die 450mm-Fabriks-Entwicklung der jeweiligen Firmen statt, sodass 2018 produziert werden kann.
Ob Intel parallel selbständig nach 450mm forscht, darüber wurden AFAIK keine Informationen bekanntgegeben und man könnte es nur raten/vermuten.
Bei den Fertigungs-Node ist es schwierig zu sagen. Laut Roadmap holen da Globalfoundries & TSMC um 1 Jahr auf, aber das Problem war eher die Umsetzung.
Man darf nicht vergessen, dass relativ viel Wärme nicht nur an den Transistoren, sondern durch Leitungsverluste in den Wires, der "Verkabelung" des Chips entsteht.
Da gab es vor Jahren, (war glaube ich AMD) die Innovation, hierfür Kupfer zu benutzen, damit hat man aber schon das beste Metall. Gegen hitze in den Wires hilft nur Optoelektronik, daran wird noch intensiver geforscht, wie am ollen Quantencomputer.
Copper Interconnects wurden von IBM (und damals noch Motorola) eingeführt.
Der beste Leiter ist Gold; es ist wohl offensichtlich, wieso das nur sehr sparsam eingesetzt wird...
@smalM
Nein, Gold leitet den elektrischen Strom nicht unwesentlich schlechter als Kupfer. Man setzt es an analogen Steckern nur ein, weil es sich um ein Edelmetall handelt und somit deutlich langsamer korrodiert. Dadurch senkt man auf lägere Zeit den Übergangswiderstand.
Besser als Kupfer leitet nur Silber, aber auch hierdrauf trifft deine Argumentation zu, weshalb es nicht eingesetzt wird...
Was mich vor allem interessiert: 7nm - in EUV oder erneut mit "konventioneller" Lithographie?
Intel hat bereits angekündigt das sie 10nm noch ohne EUV realisieren können und wohl auch werden. Wirklich glauben mag ich aber nicht das die Foundries auch noch bei 7nm darauf verzichten können.
Im Prinzip würde spätesten ab 22nm die Fertigung mit EUV billiger sein. Nur gibt es halt noch Probleme mit EUV (Strahlungsquelle, Resist, Maske), ansonsten würde man es schon einsetzen. Mit jedem Shrink steigen die Kosten mit Immersionslithografie, und zwar nicht linear. Nvidia hat sich ja auch schon beschwert, dass 20nm gegenüber 28nm keinen nennenswerten Kostenvorteil bringt. So zahlt man ja für 28nm schon 20% mehr pro Wafer als bei 40nm. Da will ich gar nicht wissen wie die Kosten explodieren würden bei 7nm Immersionslithografie. Das ist ja auch der Grund warum man die 40 Mrd. US-$ R&D kosten für 450mm Wafern in kauf nimmt. So wird wenigsten ein Chip rund 30% günstiger, somit kann man zumindest einen Teil der steigenden Kosten bei kleineren Strukturbreiten wieder abfangen.
Ich weiß das klingt für etliche hier immer noch nach SciFi aber was ist mit Organischen Chips deren Vernetzung auf speziell gezüchteten Zell-Netzwerken basiert ?
