QPI-Takt beim Clarkdale (Core i5/i3)?

[silent-efficiency]

Hallo,
weiß jemand wie hoch der QPI-Takt bei den Clarkdale-Prozessoren ist?

Bei AnandTech wird zwar festgestellt, das die Anbindung des Speichercontrollers über QPI ähnlich wie bei FSB zur schlechteren Leistung führt, aber wie hoch der QPI taktet, wird nirgendwo erwähnt. Auch beim Clarkdale-Test auf CB habe ich nichts dazu gelesen. Weiß den keiner Bescheid, hat keiner bei Intel nachgefragt? oder hab ich irgendwo, irgend etwas übersehen?

 

[CPat]

Bei den CB-Tests gibt es immer Screenshots von CPU-Z. Sowohl Standardtakt, als auch OC. Da ist der QPI-Takt mit aufgeführt.


edit: https://www.computerbase.de/2010-01...0-540-und-core-i5-661/2/#abschnitt_ueberblick

 

[engine]

So wie es aussieht Der QPI-Takt liegt dabei bei 3,2 GHz.

Schau mal hier. Vielleicht findest Du das gesuchte. Besonders 2/3.:
1. http://de.wikipedia.org/wiki/Intel-Core-i-Serie#Clarkdale
und
2. http://de.wikipedia.org/wiki/Liste_der_Intel-Core-i-Prozessoren#Desktop
3. http://ht4u.net/reviews/2010/intel_clarkdale_core_i3_core_i5/index9.php
Und hier bekommst Den Bus-Speed GT/s für verschiedene Prozessoren.
http://www.intel.com/support/processors/corei5/sb/CS-030855.htm

Mehr finde ich auf die Schnelle auch nicht. Auch bei Intel steht oft N/A.
Jetzt wäre gut zu wissen warum?

 

[silent-efficiency]

Danke schon mal für die ersten Antworten. Also bei wiki steht nichts, die sind alle selbst ratlos.

Zumindest beim Core i5 661 scheint der QPI-Takt in der Tat 3,2 GHz zu sein, aber was ist mit den restlichen CPUs?

Beim Core i3 scheint der QPI niedriger zu takten, zumindest zeigen das alte Screenshots von CPU-Z. Allerdings kann man CPU-Z da nicht immer vertrauen, besonders in der frühen Phase.

Schon komisch, da schreiben alle Seiten über die Architektur von Nehalem und erklären tausend mal den Turbomodus, aber so was einfaches wagt keiner bei Intel nachzufragen.

interessant wäre auch zu erfahren mit welchem Takt der L3-Cache taktet. Irgendwie erzählen alle was unterschiedliches.

 

[engine]

Ich glaube da muss man auch bedenken, dass nicht jeder Chipsatz über QPI an den Prozessor angebunden ist. Manche über DMI (Direkt Media interface). Vielleicht lässt sich da nicht eine Frequenz angeben.

http://www.elektronik-kompendium.de/sites/com/1308121.htm

Bei Intel ist es noch einmal auf Seite 10 beschrieben unter "Intel® Core™ i7-800 and i5-700 Desktop Processor Series Datasheet - Volume 1"
http://www.intel.com/design/corei5/documentation.htm

Analog i3.

 

[silent-efficiency]

Ich glaube da muss man auch bedenken, dass nicht jeder Chipsatz über QPI an den Prozessor angebunden ist. Manche über DMI (Direkt Media interface). Vielleicht lässt sich da nicht eine Frequenz angeben.

NEIN, mit DMI und Chipsatz hat die Fragestellung nichts zu tun! Für den Clarkdale gibt es nur den einen Sockel, nämlich den 1156 und der Chipsatz wird per DMI angebunden. QPI dient bei diesen Prozessoren als Kommunikation zwischen Prozessor und Speichercontroller, PCIe-Controller sowie der GPU. Um genau diesen QPI bei genau diesen Prozessoren geht es hier.

Über QPI mit dem Chipsatz wird nur der Bloomfield angebunden, Sockel 1366. Also eine komplett andere Baustelle. Um Bloomfield geht es hier nicht.

 

[engine]

Du meinst also den violetten Teil, der bei elektronik-kompendium (weiter unten auf deren Seite) dargestellt ist.

So ein Zufall, der hat mich in einer anderen Frage schon beschäftigt, aber bei der Nehalem-Architektur. In beiden Fällen wohl ähnlich.

 

[silent-efficiency]

Du meinst also den violetten Teil, der bei elektronik-kompendium (weiter unten auf deren Seite) dargestellt ist.

Sorry, der Artikel aus dem Elektronik-Kompendium ist komplett unbrauchbar für unsere Fragestellung. Der Artikel dort ist auf dem Stand von August 2009. Die wusten also dort weniger, als wir heute.

Siehe dir diese schematische Darstellung des Clarkdale an: http://www.xbitlabs.com/articles/cpu/display/clarkdale-review_3.html

Prozessor-DIE <-QPI-> GPU-DIE mit Speichercontroller und PCIe-Controller, sowie DMI-Anbindung

um genau diesen QPI geht es.

 

[meeee]

QPI scheint hier wie bei den Nehalems entweder mit 6,4 Gbit/s oder mit 4,8GBit/s zu laufen.
Trotzdem ist QPI schneller als der alte Front-Side-Bus, weil du maximal 12,8GByte/s in beide Richtungen gleichzeitig hast. Der FSB unterstützt maximal nur 12,8GByte/s in eine Richtung, Daten können also nicht gleichzeitig gesendet und empfangen werden.

Im Grunde genommen ist Clarkdale nur eine erweiterte Core2 Architektur.
Die Northbridge sitzt jetzt nur mit auf der CPU-Platine und es gibt jetzt QPI anstelle des FSB.
North- und Southbridge wurden vorher auch schon mit dem DMI verbunden, die Northbridge hatte auch schon den Speichercontroller und den PCIe Controller integriert.

 

[engine]

Erst jetzt sind wir auf einem gemeinsamen Nenner. Aber die Jungs von Elektronik-Kompendium waren nicht schlecht! Etwas anders angeordnet. Jetzt aber egal!

 

[Complication]

Prozessor-DIE <-QPI-> GPU-DIE mit Speichercontroller und PCIe-Controller, sowie DMI-Anbindung

Anand hat das kurz angeschnitten in seinem Clarkdale Review:
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3704
Gleich auf Seite 1

The CPU connects to the GMA die using QPI, so bandwidth shouldn’t be as big of a problem. Latency is unfortunately hurt as a result. Access times can be longer than older LGA-775 processors thanks to this memory controller design being optimized for FSB architectures. Again, the problem goes away with Sandy Bridge, but today we’re faced with it.

Demnach scheint die Speicherbandbreite eher weniger das Problem zu sein als die Latenz - Somit scheint der GMA Speichercontroller, der noch für FSB designed war, ein Flaschenhals zu sein der die IGP bremst - mit Sandy Bridge sollte die Performance der IGP nochmals zulegen.
Von daher scheint auch der Takt des QPI unerheblich zu sein und keine Bedeutung zu haben für die Anbindung.

 

[silent-efficiency]

Also erst mal vielen Dank "Complication" das du mir ein Test verlinkst, mit dem ich meinen Eröffnungspost dieses Threads starte. Das hilft jetzt ungemein weiter^^

Demnach scheint die Speicherbandbreite eher weniger das Problem zu sein als die Latenz - Somit scheint der GMA Speichercontroller, der noch für FSB designed war, ein Flaschenhals zu sein der die IGP bremst - mit Sandy Bridge sollte die Performance der IGP nochmals zulegen.
Von daher scheint auch der Takt des QPI unerheblich zu sein und keine Bedeutung zu haben für die Anbindung.

1. Sowohl Speicherbandbreite als auch Latenzen hängen von der Frequenz des QPI ab, von daher ist es nicht unerheblich wie hoch der QPI taktet.

2. Dort wurde die Latenz gemessen, die bei Speicherzugriffen seitens des Prozessors enstehen und NICHT die Latenz bei Speicherzugriffen durch die IGP, von daher kannst du gar nicht sagen, dass die IGP schlechte Latenzen von Speichercontroller bekommt. Von "IGP bremsen" war da gar nicht dir Rede....

3. Wenn der Speichercontroller der gleiche ist, wie der in C2D verwendet wurde, jetzt aber in Verbindung mit QPI die CPU schlechtere Latenzen bekommt, als dies beim FSB der Fall war, so liegt es am QPI, der so wie es aussieht zwar mehr Bandbreite liefert, aber gleichzeitig höhere Latenzen verursacht. Das würde auch in das Bild passen, dass die Core i Prozessoren bei höheren Auflösungen so schlecht abschneiden, schließlich ist der PCIe-Controller (der die Grafikkarte anbindet) auch über QPI an den Prozessor angebunden.

 

[Complication]

Oder es liegt wie dort geschrieben am Speichercontroller der GMA selber und der Takt verändert nichts, da der GMA damit nichts anfangen kann und die Latenzen steigen durch die rumrechnerei (FSB<->QPI) da ja kein FSB mehr da ist.

QPI->GMA-Controller->FSB->Grafik-Speicher

Hier kann man per Zufall eine passende Frequenz treffen und somit die Arbeit des GMA-Controller vereinfachen, oder mit höherem Takt genau das Gegenteil erreichen und das ganze bremst noch mehr (höhere Latenz bremst nun mal) - so hatte Anand das auch geschrieben - daher ist der QPI Takt hier wohl nicht relevant im Sinn von höher=mehr Leistung.

Den Link habe ich hinzugefügt, damit man weiss wo das Zitat her kommt - so mache ich das bei allen Zitaten damit man den gesamten Kontext mit einem klick nachvollziehen kann wenn man es wünscht. Also Sorry für den doppelten Link in diesem Thread.

 

[silent-efficiency]

Also erst mal gehört der Speichercontroller nicht der GMA. Es ist also nicht der "Speichercontroller der GMA"

Vielleicht wurdest du ja verwirrt als Anandtech schrieb "CPU connects to the GMA die" was so viel bedeutet wie "CPU die auf dem 32nm Chip sitzt kommuniziert über QPI mit dem 45nm Chip, und den 45nm Chip nennt AnanDTech einfach "GMA die", weil die meiste Fläche des Chips vom GMA belegt ist.

Der Speichercontroller wird auf den P45-Boards komplett ohne GMA verwendet und bei Boards mit GMA ist es der selbe Speichercontroller an den dann aber nicht nur die CPU angebunden wird, sondern auch die GMA. Der Speichercontroller gehört also der GMA nicht, und ist also nicht dessen Speichercontroller.

Die Behauptung/Annahme, dass es zu schlechteren Timings kommt, nur weil der alte Controller an FSB optimiert war, ist mehr als dünn. Irgendwie kann ich nicht glauben, dass Intel nicht in der Lage war den Controller an QPI anzupassen.

"QPI->GMA-Controller->FSB->Grafik-Speicher"

Diese Kette gibt es nicht, auch gibt es keinen "Grafik-Speicher" und "FSB" gibt es auch nicht mehr.

Stattdessen sieht es so aus:

L3-Cache<->QPI-Controller<->QPI<->QPI-Controller<->Speichercontroller<->DDR3-RAM

Hier noch mal der Link mit Schematischer Abildung: http://www.xbitlabs.com/articles/cpu/display/clarkdale-review_3.html

Und Last but not least: Nicht nur die Latenzen sind wichtig sondern auch die Bandbreite. Warum? Weil an den QPI nicht nur Speichercontroller angebunden ist, sondern auch ein PCIe 2.0 Controller, der insgesamt (in beide Richtungen) eine maximale Bandbreite von 16 GB/s zur Verfügung stellt. QPI mit 2,13 GHz liefert eine theoretische Bandbreite von insgesamt 17,04 GB/s, da bleibt so nicht mehr viel für die CPU<->RAM Kommunikation.

 

[Complication]

L3-Cache<->QPI-Controller<->QPI<->QPI-Controller<->Speichercontroller<->DDR3-RAM

QPI->GMA-Controller->FSB->Grafik-Speicher

Und wie ist bei deinem beschriebenen Weg (der wie du siehst identisch mit meinem ist) der Speichercontroller mit dem DDR3 Speicher verbunden?
QPI ist es ja offensichtlich nicht, wie auch aus dem von dir verlinkten Schaubild hervor geht. Auf den dort bezeichnete "Dual Channel Controller" hat ein veränderter QPI-Takt keine Auswirkung (Anbindung zwischen Controller und DDR3 RAM) - das ist es was ich "FSB" genannt habe.
Bei X58 Boards ist die Speicheranbindung direkt über QPI - das ist beim Clarkdale nicht so:

Der Speichercontroller sitzt zwischen QPI und dem Speicher und werkelt wie ein alter P45/X48 Controller - nochmal Anand:

It’s not all rosy with Clarkdale unfortunately. Remember the memory controller that Nehalem so graciously integrated? Clarkdale kicks it off die again. The IMC is housed in the 45nm GMA die. It’s still on-package, but not on-die. The benefit is super fast memory access for the graphics core, but slower memory access for the CPU core. In fact, this is a derivative of the memory controller used in older Intel chipsets (e.g. P45/X48).

Daher kommt vielleicht unser Missverständnis:
Der Speichercontroller wurde zusätzlich auf den Die der GMA gepackt - darum meine Bezeichnung "GMA-Controller". Die GMA und der Controller sind getrennte Einheiten, doch der Controller nutzt kein QPI sondern wie der P45 einen FSB zum DDR.

Der 45 nm GPU Die ist ja auch nur ein Übergang zum finalen Design und ist zusammen geflickt aus alten 45nm Elementen und eine GPU die darin eingebettet ist. Eigentlich überraschend gut gelöst für einen Zwischenschritt im Design. Nur halt mit ein paar Stolpersteinen.

Schaut man sich aber die Gesamtleistung an so kann man daraus schließen, dass hier sehr viel Luft nach oben ist wenn dieser 45nm Teil auch noch ersetzt wird und QPI wie bei X58-Boards genutzt wird.

 

[silent-efficiency]

Ram wird vom Speichercontroller direkt angebunden, nicht über FSB und auch nicht über QPI...

und die eigentliche Frage bleibt. Wie schnell ist der QPI und L3-Cache getaktet bei den jeweiligen Modellen.

Das ist zum Beispiel auch wichtig, wenn man einen Core i3 mit einem Core i5 simulieren will, dann muss man nämlich nicht nur den Prozessortakt sondern auch den QPI-Takt richtig einstellen. Wobei ich mich immer noch frage ob man den überhaupt so richtig simulieren kann, weil ich nicht weiß, wie hoch der L3-Cache taktet...

 

[Complication]

Ram wird vom Speichercontroller direkt angebunden, nicht über FSB und auch nicht über QPI...

Was der Nehalem allerdings über QPI macht siehe Bild oben. Was heisst denn bei dir "direkt"? Dafür ist QPI da - alles andere ist nicht direkt. Punkt-zu-Punkt ist QPI/HT.
Ohne QPI gibt es nur noch FSB, ausser Intel hat da was anderes erfunden und nicht veröffentlicht.

 

[silent-efficiency]

Na "direkt" ist bei mir: Ein vom Speichercontroller generiertes Signal, das auf den RAM angepasst ist und ohne Umwege über andere Schnittstellen zum RAM geführt wird. Oder anders ausgedrückt:
Über was kommuniziert eine PCIe-Graka mit PCIe-Controller? -> über PCIe-Lanes
Über was kommuniziert eine SATA-Festplatte mit Sata-Controller? -> über Sata-Interface
Über was kommuniziert Speicher mit Speichercontorller? -> über "Speicher-Interface"
wie auch immer das geartet ist, vielleicht wird es gar bei DDR3 Spezifikationen festgelegt?

Grafikkarten von nVidia und ATI binden genau so RAM an die Grafikkarte an und haben auch kein FSB oder QPI, also warum muss Intel jetzt unbedingt auf QPI oder FSB setzen um den Speicher anzubinden?

----

Betreff my Problem:
http://www.anandtech.com/cpuchipsets/showdoc.aspx?i=3724

Laut AnanTech taktet der Uncore beim i5 mit 2,4 GHz, bei Core i3 mit 2,13 und beim Pentium dann mit 2,0 GHz.

Jetzt bleibt nur noch die Frage, was alles zum Uncore gehört. Gehört L3-Cache zum "Un-Core"?
Und die zweite Frage: Taktet der QPI-Takt mit dem Un-Core-takt oder mit einem ganz anderen Takt?

Wenn QPI mit dem Un-Core-Takt läuft, dann wären schon mal die Angaben von CPU-Z zum QPI-Link falsch.
hmm, irgendwie wirft der AnanTech-Artikel mehr Fragen auf, als er löst

 

[Orchidee]

...
Jetzt bleibt nur noch die Frage, was alles zum Uncore gehört. Gehört L3-Cache zum "Un-Core"?...(

Ja, Wolfdale, Bloomfield, Lynnfield, Clarkdale haben den L3-Cache im Uncore-Bereich.
http://ht4u.net/reviews/2010/intel_clarkdale_core_i3_core_i5/index4.php