News Radeon-Gerüchte: So könnten die Navi-5-Chips mit UDNA aussehen

[RealMax123]

Irgendwie macht das alles wenig Sinn.

96 und z.B. 88/80 CUs für die Salvage Variante.

Danach direkt runter auf 40 CUs?

Und dann noch extra Dies mit 24 und 12 CUs? In Zeiten mächtiger APUs?

Alles doppelt, also 192, 80, 48, 24. Das würde Sinn ergeben.

Mit 24 wird abgerundet, die 48er Karten kratzen an der 9070, die 80er kratzt an der 5080 und der 192er ist ein Angriff auf die Spitze.


Aktuell sind meiner Meinung nach die Gerüchte zu RDNA5 noch nicht konsistent genug bzw. zu „unsicher“.

Es wird auch vermutet, dass die kleinen Chips also Chiplet in Apus landen können.

Das wäre die einzige sinnvolle Erklärung.

Vorallem AT4 mit 12 CU könnte ich mir wirklich nur als Chiplet für eine APU vorstellen. Auch AT3 wäre für eine Retail-Grafikkarte noch zu schwach. Aber für eine günstige OEM-Grafikkarte oder dedizierte GPU der Einstiegsklasse in Notebooks wäre es eine intressante Grösse.

Ddie Retail-Grafikkarten könnten gut mit AT2 und AT0 in je vier Sortierungen abgedeckt werden.

AT0:
A-Sortierung: 96 CUs (8x12), 512 Bit VRAM Interface, 32GB VRAM
B-Sortierung: 80 CUs (8x10), 521 Bit VRAM Interface, 32GB VRAM
C-Sortierung: 72 CUs (6x12), 384 Bit VRAM Interface, 24 GB VRAM
D-Sortierung: 60 CUs (6x10), 384 Bit VRAM Interface, 24 GB VRAM

AT2:
A-Sortierung: 48 CUs (4x12), 256 Bit VRAM Interface, 16GB VRAM
B-Sortierung: 40 CUs (4x10), 256 Bit VRAM Interface, 16GB VRAM
C-Sortierung: 36 CUs (3x12), 192 Bit VRAM Interface, 12GB VRAM
D-Sortierung: 30 CUs (3x10), 192 Bit VRAM Interface, 12GB VRAM

 

[EL-Xatrix]

der at2 klingt wie ne 70er karte mit 12gb...oder gibts das dann auch mit den 3gb ddr7 modulen auf 18gb wie beim 5070 super geben soll?
da würde dan ne 60er mit at3 passen und wieder ne 50er mit dem at4 oder das ganze copy paste auf die cpu für nen G prozessor...
das fehlende at1 wird dann vermutlich die 80er werden, hoffentlich nicht nur mit 64 cus, da wären 72 vermutlich das bessere mittel und da dann 12 memory controler mit 24gb würde sicher ne solide karte ergeben

 

[D0m1n4t0r]

512er Interface lohnt aber eigentlich nur wenn man richtig viel Speicher verbauen will.
Ich persönlich hätte nichts dagegen wenn die fetteste Karte mit 64 GB Speicher daherkäme und die Stufe darunter dann mit 32 GB. Wäre ein Killerargument gegen Nvidia die ja gerne mit Speicher geizen. Und so teuer ist GDDR jetzt nicht mehr.

GDDR7 gibts als Bausteine von 2GBit - 24 GBit, also von 256 Megabyte bis 3 Gigabyte.

Ich würde also eher annehmen dass aus Kostengründen vermutlich eher ein 256 Bit Interface verbaut wird und 8 Speicherbausteine. Damit wären dann 16-24 GB Speicher möglich wenn man 2GB bzw. 3GB Speicherbausteine verbaut.
Oder eventuell ein 384 Bit Interface und dann 12 Speicherbausteine, also 24-36 GB.

Aber 512er Interface und 16x GDDR7 will man eigentlich nicht, sonst kommt sowas bei raus:

Wie man sieht sind 16 Speicherchips was den Platzbedarf angeht jetzt nicht so optimal. Und die wollen ja auchnoch gekühlt werden und deren Stromversorgung auch.
Von daher wären eigentlich 12 Chips besser, 4 rechts, 4 links und 4 oben.

Ich würde eher sowas für plausibel halten:
Radeon 10700 XTX - 384 bit interface, 36 GB Speicher (12 x 3GB)
Radeon 10700 XT - 384 bit Interface, 24 GB Speicher (12 x 2GB)
Radeon 10600 XT - 256 bit Interface, 24 GB Speicher (8 x 3GB)
Radeon 10600 X - 256 bit Interface, 16 GB Speicher (8 x 2GB)

Der Vorteil der 10700er Karten wäre dann die viel höhere Speicherbandbreite.

Ich fänds auch interessant wenn AMD bei den nächsten Karten wieder auf GDDR6 setzen würde. Da hat Samsung interessanten Speicher im Angebot mit 24gb/s der mit 1.1V läuft (aktuelle Radeon 9070 XT verwendet welchen mit 20 gb/s und Nvidia nutzt aktuell GDDR7 mit 30 gb/s der aber mit 1.2V läuft). Der Samsung GDDR6 ist aber viel günstiger und verbraucht sogar weniger als aktuell GDDR7 d.h. da könnte man sowohl von Speichermenge als auch von TDP/Verbrauch her punkten.

Und es gibt gestapelten GDDR6W bei dem einzelne Module sogar 4GB groß sind, d.h. da könnte man sogar ein günstiges 256 bit interface verbauen und dann 32 GB RAM auf die Karte klatschen.

 

[Olcheck]

Ich sehe die Herzen der Leute höher schlagen, die AMDs damalige Aussage "wir gehen mit der nächsten Generation (9000er) nur die Mittelklase an" schon eine Vorahnung hatten, das es ein Testlauf und ein "Ausholen" ist.

Ich würde mir wünschen, das AMD damit eine schöne Alternative zur 4090/ knapp 5090 rausbringt und die Kunden davon profitieren können.

Ich bin sehr gespannt

 

[Ferax]

Wann soll die Generation eigentlich kommen? Computex im Januar?

 

[Sacro]

Irgendwie macht das alles wenig Sinn.

96 und z.B. 88/80 CUs für die Salvage Variante.

Danach direkt runter auf 40 CUs?

Wird ja jeweils der Vollausbau sein, von den 96 könnte man dann ja noch mit teildefekten Chips Varianten mit weniger CU bringen, wie's ja üblich ist.

Obwohl ja wie gesagt der AT1 noch fehlt.

Eine Verdoppelung halte ich für eher unwahrscheinlich, außer die Architektur ändert sich wirklich gewaltig im Vergleich zu RDNA, da die 96 bei der 7900XTX halt bis jetzt das höchste waren.

Gut, bei CDNA gehts mit der MI300X auf 304 CU hoch, und UDNA soll ja CDNA und RDNA vereinen, aber ich glaube trotzdem nicht wirklich, dass AMD hier so viele CU für die normalen Konsumenten-Karten bringt. Das bleibt vermutlich eher den KI-Karten vorbethalten.

 

[GhostDMonkey]

AMD meinte sie wollen wieder Highend bedienen. Wie soll man z.B. mit 96 CUs eine RTX 5090 schlagen können? Selbst wenn sie es schaffen eine 6090 wird dann sowieso nicht zu erreichen zu sein.

96CUs würde ich als 10800XT sehen wenn sie 40-50% schneller sein sollte
128CUs also eine doppelte 9070XT könnte man als 10900XTX rausbringen.

Naja wir werden es sehen sind doch erstmal nur Gerüchte!

 

[Booby]

Laut Moore’s Law is dead hat AT0 150-200 CUs, das passt auch wesentlich besser zum 512b-Interface.

 

[BAR86]

AMD meinte sie wollen wieder Highend bedienen. Wie soll man z.B. mit 96 CUs eine RTX 5090 schlagen können?

Evtl findet man die Möglichkeit diverse Bottlenecks zu entfernen/umgehen im Rastern.
Schon die 4090 hatte das Problem, dass sie theoretisch 75% schneller sein müsste als die 4080. Davon blieben ca 30 übrig.
Die 5090 ist theoretisch knapp doppelt so schnell wie die 5080, auch hier verpufft das meiste. Entweder ist die Skalierung von Rastern am Ende, oder es gibt Architekturtechnisch einiges zum Ausbessern, dass man mehr Performance "auf die Straße" bringen kann.

Letztendes ist aber eh nur entscheidend, wie viel RT Leistung man hat, denn Rasterleistung hat man "da oben" eh schon seit Jahren genug.

 

[ETI1120]

@DevPandi

AT0 und AT2 sollen angeblich GDDR7 verwenden. AT3 und AT4 sollen angeblich LPDDR5x/LPDDR6 verwenden.

AT3 und AT4 sollen auch? für APUs verwendet werden AT3 wäre Medusa Halo und AT4 wäre Medusa Premium (Strix Point Nachfolger). Das passt so halbwegs zu dem was MLID erzählt. allerdings sind sie sich nicht einig ob die CPU (MLID) oder die GPU(Kepler) als IO Die fungiert.

Für mich ergibt das alles halbwegs einen Sinn wenn
Medusa Point der monolithische Nachfolger von KrackanPoint ist.
Medusa Mini Halo/Medusa Premium der Nachfolger von Strix Point ist.
Medusa Halo der Nachfolger von Strix Halo ist.

Das was MLID da erzählt erscheint mir alles viel zu kompliziert sprich viel zu viele Dies. Das was Kepler andeutet ergibt viel mehr Sinn => Design wie bei Strix Halo = CCDs + IODs mit GPU. Falls AMD noch ein Hybrid CCD auflegen sollte, ergäbe es ein sehr interessantes Lineup.


So wie ich die Diskussion verstehe geht Kepler davon aus, dass RDNA5 die doppelte Anzahl von Shader je CU wie RDNA4 hat. Die ganze Clique ist seit Wochen in Hochstimmung weil AMD angeblich eine Riesen-GPU plant.

Ganz wichtig ist auch, dass Kepler behauptet, dass AMD sich vom Inifity Cache verabschiedet und dafür L2 und die Caches im WGP aufbläst.

Nach dem Namensschema zu urteilen (AT0, AT2, ...) fehlt da eine AT1 Ausbaustufe. Diese könnte dann eine Variante mit 64 CUs und 6 Shader Engines sein.

Die soll angeblich schon gecancelt worden sein. Aber warum AMD den Die canceln sollte, der die Lücke schließt verstehe ich nicht.

Wobei am Ende des Posts im AnadTechnik Forum Kepler betont, dass dies der aktuelle Stand sei und noch kein TapeOut erfolgt sei. Also könnten noch Dies entfallen.

Ich würde mir wünschen, das AMD damit eine schöne Alternative zur 4090/ knapp 5090 rausbringt und die Kunden davon profitieren können.

Die Kunden würden davon nicht profitieren, weil sie trotzdem die Nvidia Karten kaufen.

AMD meinte sie wollen wieder Highend bedienen. Wie soll man z.B. mit 96 CUs eine RTX 5090 schlagen können? Selbst wenn sie es schaffen eine 6090 wird dann sowieso nicht zu erreichen zu sein.

Wieso sollte AMD versuchen eine RTX6090 zu schlagen?

Die 5 Karten die AMD verkauft, reichen nie und nimmer aus um die Entwicklungskosten wieder rein zu holen.

96CUs würde ich als 10800XT sehen wenn sie 40-50% schneller sein sollte
128CUs also eine doppelte 9070XT könnte man als 10900XTX rausbringen.

Das Problem bei Gaming GPUs ist immer, wie gut skalieren sie tatsächlich. Wenn die Shader nicht ausgelastet werden können ist das ganze nur eine gewaltige Verwendung.

Laut Moore’s Law is dead hat AT0 150-200 CUs, das passt auch wesentlich besser zum 512b-Interface.

Das passt von der Anzahl der Shader, da lt Kepler die CUs die dopplete Anzahl an Shadern hat und MLID AFAIU von derselben Anzahl der Shader je CU ausgeht.

Die 5090 ist theoretisch knapp doppelt so schnell wie die 5080, auch hier verpufft das meiste. Entweder ist die Skalierung von Rastern am Ende, oder es gibt Architekturtechnisch einiges zum Ausbessern, dass man mehr Performance "auf die Straße" bringen kann.

Gaming kann den GB202 nicht auslasten.

 

[Grundkurs]

'n neues Navi mit Ultra-DNA würden wohl so einige Autofahrer begrüßen, diese sich von ihrem Navi schon des Öfteren in die Irre geführt haben lassen.

Komm, hier hast du 5 Cent für die Wortspielkasse

 

[Cebo]

Wenn die neue Gen was taugt dann wird zugeschlagen. Bisher ist mir der Sprung von der 6900XT auf eine 9070XT zu gering.

 

[Fragger911]

Hauptsache man bietet endlich wieder etwas oberhalb der Mittelklasse und mit mehr als nur 16 GB VRAM an.

 

[_soella]

Die Beispielgrafiken von Kepler_L2 wurden offensichtlich mit Paint erstellt. Für mich untermauert das tatsächlich die Validität

Oder in Excel 😂

 

[Simonte]

Die 5 Karten die AMD verkauft, reichen nie und nimmer aus um die Entwicklungskosten wieder rein zu holen.

https://www.3dcenter.org/artikel/grafikkarten-verkaufsstatistik-mindfactory-q32024
wo?
sehe da >5 alleine auf MF

 

[herrStreusalz]

Aber es fehlt ja auch noch AT1 in der Liste...

Der ist ja womöglich gestrichen worden (Quelle: PCGH)
Ich fürchte nur, dass die 96CUs nur für Radeon Pro sind

 

[Simonte]

Bisher ist mir der Sprung von der 6900XT auf eine 9070XT zu gering.

same here
In Benchmarks kommt ja schonmal +100% aber in FPS halt nicht...

 

[HOT]

Die Tabelle ist irreführend, denn die CUs bei UDNA sind offenbar doppelt so breit wie die von RDNA4. AMD scheint WGPs jetzt einfach CUs zu nennen, was eigentlich kein Wunder ist, weil WGPs gab es ja deshalb um Synergien zwischen 2 CUs auszunutzen, das dürfte jetzt bei UDNA so weit integriert sein, dass AMD ein WGP jetzt wieder CU nennen könnte. Das würde dann auch die Unterschiede zwischen Kepler und MLID-Leak erklären, denn wenn man das beachtet sind beide Leaks ziemlich deckungsgleich.

 

[herrStreusalz]

Die soll angeblich schon gecancelt worden sein. Aber warum AMD den Die canceln sollte, der die Lücke schließt verstehe ich nicht.

Die werden halt einfach den AT0 beschneiden

 

[DevPandi]

96 und z.B. 88/80 CUs für die Salvage Variante.

Kommt darauf an. Bei RDNA 4 hat AMD auf der Hot Chips beton, dass sie nun deutlich flexibler sind, was die Chips und Abschaltung von Bestandteilen angeht.

Würde AMD wie aktuell vorgehen, wären es pro SE eine WGP die sie abschalten müssen, nach aktueller Vorgehensweise würden sie so 96, 80 und 64 CU mit AT-0 abdecken können. Das könnte auch ein Grund sein, warum sie ggf. einen AT-1 gestrichen haben, da dieser entweder 72 oder 60 CU gehabt hätte.

Und dann noch extra Dies mit 24 und 12 CUs? In Zeiten mächtiger APUs?

Das Problem aktuell ist, dass es hier einige Gerüchte gibt, die ich wiederum absichtlich nicht aufgegriffen habe, weil sie noch etwas zu wage sind.

Für AT-0, AT-1 und AT-2 sollen wirklich GPUs sein, AT-3 und AT-4 sollen als "Chiplett" für APUs herhalten.

Es wird auch vermutet, dass die kleinen Chips als Chiplet in Apus landen können.

Richtig, das ist ein Teil der Gerüchte.

Kann mir gut vorstellen das der 40 CU Chip dann bei 500-600€ landet.

Kommt darauf an, ob die Chips N2 oder N3 werden. Dazu auch die finale Größe der Chips.

Nach dem Namensschema zu urteilen (AT0, AT2, ...) fehlt da eine AT1 Ausbaustufe.

AT 1 soll "gestrichen" sein, was in dem Fall vielleicht sogar nicht verwundert. Nach den aktuellen Abschaltregeln bei den Navi-Chips - immer symetrisch, immer eine WGP - kann mit AT-1 96, 80 und 64 CU abgedeckt werden. Was hier dann fehlt wären 48 CU bei AT 2, der aktuell mit 40 CU gehandelt wird. Mit dem Chip könnten sie aktuell 40, 32 und eben 24 CU abdecken als Chips.

Wenn man das jetzt mit einem Namenschema verbindet:
10080 XT = 96 CU, 10080 = 80 CU, 10070 XT = 64 CU, 10070 XT = 40 CU, 10060 XT = 32 CU, 10060 = 24 CU. Das ist allerdings reinste Spekulation.

Aber es fehlt ja auch noch AT1 in der Liste...

Ob da vielleicht doch was noch kommt, muss man sehne. Mit den üblichen Teildefekten könnte AMD allerdings einen 72er/60er CU-Chip überflüssig machen.

Gibt es eigentlich schon Gerüchte, wie weit sich UDNA von RDNA4 abheben wird?

Es gibt nur Vermutungen anhand von RT-Patenten und das UDNA/RDNA 5 hier noch mal kräftig zulegen wird.

Also wenn man bei RDNA4 mit 48 CUs bei der 5070/ti ist dann würden 96 CUs doch locker für die 5080 reichen.

Für die 5070 Ti benötigt AMD 64 CU - die 5070 Ti hat 70 SM. Eine hypothetische 9080 XT mit 96 CU wäre nach aktuellem Stand irgendwo zwischen 5080 und 5090 an zu siedeln, wenn alles so, wie man es erwartet.

WENN die wirklich 1:1 skaliert, könnte sie ein wenig schneller als die 5090 werden.

Wenn es 1:1 skaliert, wäre die Grafikkarte aktuell - ohne andere Eckdaten anzupassen - zwischen einer 5080 und einer 5090.

Aber zumindest bei Nvidia hat sich ja gezeigt, das mehr Cuda-Kerne nicht 1:1 skalieren, sonst wäre die 5090 doppelt so schnell wie eine 5080 und nicht nur 50%.

Auch wenn es nicht falsch ist was du schreibst, passt das an der Stelle allerdings nicht so ganzt. Man kann bei AMD als auch Nvidia in den niedrigeren SM/CU-Counts beobachten, dass das doch relativ linear skaliert. Die 5070 Ti und 5080 haben 70 CU und 84 CU, es sind also 20 % zwischen beiden Karten. Bei neueren Spielen kann sich die 5080 im Mittel so 18 % von der 5070 Ti absetzen. In älteren Spielen ist es schlechtert.

Bei der RTX 4090 und RTX 5090 kommt zum tragen, dass diese wirklich massiv viele SM mehr haben - 76 gegen 128 in der Ada Lovelace Serie und nun 84 gegen 170. Man überschreitet hier einfach auch die sinnvolle Skalierung.

Wird ja jeweils der Vollausbau sein, von den 96 könnte man dann ja noch mit teildefekten Chips Varianten mit weniger CU bringen, wie's ja üblich ist.

Genau, und mit den aktuellen Vorgehensweisen bei AMD wären die kleineren Chips 80 und 64 CU. Ein AT 1 mit 72 oder 60 CU bietet hier kaum Platz.

Obwohl ja wie gesagt der AT1 noch fehlt.

Das passt so halbwegs zu dem was MLID erzählt. allerdings sind sie sich nicht einig ob die CPU (MLID) oder die GPU(Kepler) als IO Die fungiert.

Na ja, zu dem was MLID so erzählte passt das nicht. MLID schwabulierte von einem 192/180 CU Monster, dass im Consumer-Bereich mit 154 CU an den MArkt gehen sollte.

https://www.pcgameshardware.de/Graf...97980/News/IPC-von-RDNA-5-alias-UDNA-1478847/

MLID hat für AT 0 also das 154 CU - was sogar aktuell rechnerisch sogar falsch ist - vorhergesehen und für AT 2 dann 64. Da hat sehr vieles nicht zusammen gepasst. Da ist das was Kepler hatte, schon substanzieller und wenn MLID jhetzt da mit aufspringt, zeigt das mal wieder, das er sehr kreativ im erfinden war.