Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsTSMC-A16-Fertigung: Nvidia statt Apple zuerst mit Backside Power Delivery
Ist das für Apple überhaupt interessant? Es gibt keine High Power Draw Konsumer Produkte wie zB Blackwell mit bis zu 600Watt in der Standard Ausführung.
Ein Apple A19Pro hat max 12Watt Peak und drosselt dann auch schnell runter.
Der M5 liegt auch nicht im Ansatz in der Nähe von Nvidia oder AMD.
Ein Design wird nicht für 1000A ausgelegt wenn Max. 10A durchfließen.
TSMC wird das auch nicht kostenlos anbieten.
Laut Testmessungen verbraucht der M3 Ultra im Mac Pro bis zu 150 Watt bei extremen Nutzerverhalten. Ein M5 Ultra mit mehr gpu und vorallem npu wird schon auch bei 250 Watt rauskommen.
Wieso? Nvidia nutzt seit Jahren CoWoS-S. CoWoS-S ist eines der Paradepferde von Advanced Packaging.
bellencb schrieb:
Nvidia könnte für eine bessere Ausbeute ihre 900mm²-Chips in 9 x 100mm²-Chiplets zerlegen und dann wieder zusammenpacken, wenn es wegen geringer Ausbeute großer Chips nötig wäre.
Nvidia ist schon weit über den 900 mm². Die B200 SMX hat 2 GB100 im Package.
Das Zerlegen ist nicht das Problem, es ist das Zusammenpacken. Je mehr Chiplets desto komplexer.Also in Ruhe abwarten was da kommt.
stefan92x schrieb:
Kann Nvidia das wirklich? Bislang gibt es kaum Anhaltspunkte dafür, sondern es sieht eher danach aus, dass Nvidia dabei bleibt, relativ große Chiplets zu verwenden und als getrennte GPUs zu behandeln.
@jusaca Siliziumoxid ist der Isolator der verwendet wird um Kurzschlüsse zwischen den Leitern in der Metallisierung zu verhindern. Und zwar zwischen den Leitern einer Ebene als auch zwischen den Ebenen der Metallisierung.
Was ist denn der „Strompegel“ und man muss schon arbeitslos sein bzw. sehr viel Zeit übrig haben, als dass die paar Stunden Zocken die Woche relevant ins Geld gehen
Manche hocken davor und spielen, andere arbeiten, spielen und gehen ihren Hobbies nach und nutzen dafür "PC's" + Laptops usw.
Andere Sitten und andere Personen und so weiter.
fdsonne schrieb:
Immer dieses undifferenziert und unnötig pauschale, Intel ist scheiße Gesabbel...
Deswegen haben sie 18A in mass production und die Anderen wollen da erst noch hin? Mhhh, komische Definition von Hinterreiter hast du da.
Andere wollen nicht hin, die sind weiter und haben volle Auftragsbücher ohne Ende und schreiben nicht negative Zahlen bezogen auf "nur ihre Fabriken". Feiner Unterschied, meinst du nicht?
Das halte ich für ein absolutes BS gerücht. wenn dann kommt AMD vorher weil es mit den kleinen Chiplets viel einfacher ist auf halbwegs gute yields zu kommen.
Naja, die ganze Metallisierungslage für die Signale ist tendenziell <1µm dick. Das ist Größenordnungen angenehmer als der Wärmeübergang vom Logik- zum Speicherdie und dann durch den Speicher des anfänglichen 3D-Vcache.
Ich würde aber auch erwarten, dass die Signalayer Metall Infill bekommen, wenn das Routing größere Bereiche an SiO2 lässt.
Ich sehe schon, man benötigt ein neues Material als Isolator. Man benötigt in Zukunft einen gut wärme leitenden, aber elektrischen Isolator, wie etwa Aluminiumoxid oder Diamant oder Aluminium-Nitrid (AlN),...
Das klingt jetzt sehr wertend. Man muss schon die immensen technologischen (und deren finanziellen) Hürden mit einbeziehen. Warte halt fünf Tippelschritte ab und denk dir am Ende, es war ein großer.
Schon aber die 5 Schritte brauchen inzwischen 10 Jahre, ein Großer, etwa Intels 45 auf 32 nm War 2 Jahre
Ergänzung ()
bellencb schrieb:
Nvidia könnte für eine bessere Ausbeute ihre 900mm²-Chips in 9 x 100mm²-Chiplets zerlegen und dann wieder zusammenpacken, wenn es wegen geringer Ausbeute großer Chips nötig wäre.
Soweit ich weiß muss man mit High NA sowieso kleinere Chips produziert.
Ich weiß nicht mehr wer es erklärt hat, aber zumindest in den ersten Generation werden die Chips wohl physikalisch auf ~450mm^2 beschränkt sein
Naja, die ganze Metallisierungslage für die Signale ist tendenziell <1µm dick. Das ist Größenordnungen angenehmer als der Wärmeübergang vom Logik- zum Speicherdie und dann durch den Speicher des anfänglichen 3D-Vcache.
Über der den eigentlichen Kernen hat AMD Silizium eingesetzt. Das heißt hier ist weder Metalisierung noch Logik darüber. Aber natürlich ist hier auch das Problem, dass der Wafer mit den CCDs ausgedünnt wurde und deshalb die Hot spots problematisch werden.
Piktogramm schrieb:
Ich würde aber auch erwarten, dass die Signalayer Metall Infill bekommen, wenn das Routing größere Bereiche an SiO2 lässt.
Du kannst sicher sein, dass da sehr viel probiert werden wird.
Der Link von @Grundgütiger (Post 27) führt zu einigen Interessanten Infos zum thermischen Problem von BSPDN. Beim Lesen des Post von IanD (auf den sich @Grundgütiger bezieht) habe ich erst verstanden, dass dass das Siliziumoxid in der Metallisierung und die dünnen Wafer die Probleme bereiten.
Grundgütiger schrieb:
Die Überschrift suggeriert Apple blind auf alles neues von TSMC anspringt, während nichts ohne einen Preis kommt.
Die Zusammenarbeit von Apple und TSMC hat bedeutet, dass der erste Prozess eines Nodes immer auf die Bedürfnisse von Apple zugeschnitten war. Aber A16 ist kein neuer Node sondern nur ein weiterer Prozess im 2 nm Node. ich gehe Mal davon aus dass N2P fürs Iphone des Jahres 2027
ist.
Und es war das Gequatsche von Pat Gelsinger das suggeriert hat, dass BSPDN ein universeller Game Changer ist.
Erstens ist A16 der 3. Prozess im 2 nm Node, also ist alles schon etwas eingefahren und zweitens, wer sagt dass Nvidia weiterhin auf die ganz großen Dies setzt.
Wen will man kritisieren, wenn man an physikalische Grenzen stößt? Man hat früher mit einem Sprung von Node zu Node mehr erreicht als heute. Diese Zeiten kommen nur dann wieder, wenn jemand eine ganz andere Technik zum Implementieren von Transistorfunktionen erfindet.
Die Zeiten, dass man die doppelte Anzahl der Transistoren zu praktisch denselben Kosten bekommt sind vorbei.
Ergänzung ()
Calid schrieb:
aha - und von wem? von diesem twitter clown? der verbreiter viel BS wenn der tag lang ist.
Und nicht von jemanden der im Web nach Informationen fischt. Jemanden der erst ein Gerücht weitergibt und dann eine Stunde später schreibt es stimmt nicht.
Clown ist zu hart. Er er ist nun Mal jemand der keine Kontakte in die Halbleiterindustrie rein hat. Leute die diese Kontakte haben und behalten wollen können nicht alles was sie auf schnappen auf Twitter weiter geben.
Calid schrieb:
MI500 wird vor NV Back side power delivery haben - mark my words.
Dass AMD bei Instict auf BSPDN gehen wird ist klar, denn beim 3D Stacking hat man diese thermischen Probleme ohnehin.
Aber ob AMD vor Nvidia, Nvidia vor AMD oder beide gleichzeitig auf BSPDN gehen wird man sehen. BSPDN ist nur ein Faktor. Fast wichtiger ist, wie das Packages aufgebaut wird.
Und außerdem, nur weil Nvidia bisher auf ganz große Dies gesetzt hat, heißt nicht, dass sie das weiterhin tun werden.
