News TSMC-A16-Fertigung: Nvidia will bei 2 nm mit Backside Power Erstkunde sein

[knoxxi]

Nunja besser 2kW als 3kW.

Fair

 

[basix]

Ich glaube nicht, dass Nvidia bei Feynman noch fette monolithische Chips bauen wird. Das wird mMn eher wie bei AMD aussehen: Relativ kleine A16 Chiplets auf ein Base-Die gestacked.

 

[ETI1120]

Ob es was damit zu tun hat, dass AMD bei der Fertigung einen Schritt mehr gewagt hat und nun recht großspurig davon spricht, mehr aufzuholen, als es Nvidia wohl sehen möchte...

Was AMD letzte Woche gesagt hat, spielt keine Rolle da diese Entscheidung von Nvidia für A16 schon lange vorher gefallen ist.

Es ist nun Mal ein Nachteil von großen monolithischen Dies, dass sie erst spät auf neue Prozesse wechseln können.

Deshalb hat AMD auf kleine Dies gesetzt. Damit könnte AMD ein bisschen überspielen, dass CDNA für HPC und nicht für AI entwickelt wurde.

 

[anexX]

Nvidia will irgendwie bei allem der Erste und Schnellste sein wenn ich die News hier alle so überfliege.

 

[Icke-ffm]

Na ich hoffe doch, das RTX 6000 schon auf 2nm geht..

Na das wird wohl wunschdenken bleiben, wenn Rubin schon nur 3nm bekommt wird RTX6xxx wohl bestenfalls auch 3nm bekommen, eher einen billigen 4nm Standart Prozess.
Ich hoffe nur Nvidia liefert mit den neuen Gaming GPUs auch wieder mal Hardware Mehrleistung und nicht nur Software wie bei Blackwell

 

[syfsyn]

Nehme wir an nvidia behält die arch so bei geht auf n2 oder besser a16 und geht den Takt Weg
Der cache wird halbiert
Womit dann ein chip 16sm per gpc 4 gpc maxed bei 4,5ghz und dann bei 50sm und 60sm
Und eine high end chip mit 8gpc a16sm 4,5ghz eine sku mit 78sm 90sm und eine mit 128sm
Ich Glaube zwar eher an eine komplette arch umbau auf doppelte alu per sm die option mit simplen Takt rauf und halben cache ist aber billiger umzusetzen
Der kosten Treiber ist der sram im chip wird dieser gestapelt gehen die alu per sm rauf da man den platz braucht
Ich glaube aber nicht daran da nvidia dafür nicht die patente hat

 

[marcel151]

eher einen billigen 4nm Standart Prozess.

3 Generationen mit 4 nm kann sich NVIDIA nicht erlauben, da ist nicht mehr viel Spielraum für Optimierung da. Es wird auf 3 oder 2 nm hinauslaufen, kein 4 nm Standard Prozess.

 

[Bunhy]

Was AMD letzte Woche gesagt hat, spielt keine Rolle da diese Entscheidung von Nvidia für A16 schon lange vorher gefallen ist.

AMD hat sich doch auch nicht erst letzte Woche für den 2nm Prozess entschieden, auch das ist seit langem geplant gewesen und Nvidia bekannt. Und vermutlich in dem Moment wurde auch Nvidia klar, was da möglicherweise kommen mag von der Konkurrenz. Jetzt erst sehen wir nur Folgen in beiden Lagern davon.

NVIDIA Reportedly Set to Be TSMC’s First A16 (1.6nm) Customer, Likely Being Influenced By AMD’s Push For High-End AI GPUs

 

[CDLABSRadonP...]

Weil Nvidia bislang stark darauf setzt, immer den besten Prozess zu nehmen, der große Chips mit guter Ausbeute liefert. Nvidia ist lieber einen Node zurück und kann dafür monolithische Chips bauen, als auf Chiplets setzen zu müssen (das zusammenkleben hat halt immer auch Nachteile). Wenn Nvidia jetzt mit A16 als Erstkunde liebäugelt, dann stellt das schon einen gewissen Strategiewechsel dar.

Ja und nein. Wenn sie vorher einen Chip in einem N2er-Prozess herausgebracht haben und die PDKs kompatibel sein sollten, dann wäre es für sie ja schlicht ein reiner Gewinn, quasi ohne Risiko.

 

[Icke-ffm]

3 Generationen mit 4 nm kann sich NVIDIA nicht erlauben,

Mit 95% Marktanteile und bei den paar USD Umsatz kann sich Nvidia alles erlauben es lang ein optimierter Blackwell mit 20% mehr Takt, 50% mehr Speicherbandbreite und DLSS5 mit Hyper Features was eben nur die neuen unterstützen fertig, gekauft wird es dennoch

 

[ETI1120]

AMD hat sich doch auch nicht erst letzte Woche für den 2nm Prozess entschieden.

Stimmt, aber Du hast auf Aussagen von AMD als Auslöser verwiesen. Darauf habe ich geantwortet.

DAss Nvidia sich anschaut was die Konkurrenz macht ist so oder so klar.

Allerdings weiß auch Nvidia, dass es ohne Heterogeneous Design nicht weiter geht.

 

[Majestro1337]

Im Artikel steht was von großen Chips... Wollte nvidia nicht in naher Zukunft auch auf chiplets setzen?

 

[stefan92x]

@Majestro1337 Ja aber dezent. Zumindest bei Rubin ist Nvidia ja schon offen mit dem Aufbau, da sind es nach wie vor maximal große Chiplets und entsprechend wenige pro Package. Deutlich weniger als bei AMDs aktuellen MI300 und kommenden MI400-GPUs.

 

[ETI1120]

Ja und nein. Wenn sie vorher einen Chip in einem N2er-Prozess herausgebracht

Welcher sollte das sein

haben und die PDKs kompatibel sein sollten, dann wäre es für sie ja schlicht ein reiner Gewinn, quasi ohne Risiko.

Extrem unwahrscheinlich. Es wird IMO mindestens ein komplettes Re Routing der Metallisierung geben. Ohne Komplettes Redesign der Schaltungen kann man von der Dichtesteigerung nicht profitieren.

 

[Piktogramm]

@ETI1120 @CDLABSRadonP...
Bei Power Via und Backside Contact muss ja grundlegend der Aufbau der Transistoren angepasst werden. Bei Burried Power Rail muss mindestens Platz für den Durchstich eingeplant werden. Das schaut für mich sehr danach aus, als ginge das ohne dafür angepasste Pcells nichts.

 

[CDLABSRadonP...]

Welcher sollte das sein

Naja, Nvidia sollte doch 2026 N2-Wafer haben...
...für welchen Chip? Keine Ahnung

Extrem unwahrscheinlich. Es wird IMO mindestens ein komplettes Re Routing der Metallisierung geben. Ohne Komplettes Redesign der Schaltungen kann man von der Dichtesteigerung nicht profitieren.

@ETI1120 @CDLABSRadonP...
Bei Power Via und Backside Contact muss ja grundlegend der Aufbau der Transistoren angepasst werden. Bei Burried Power Rail muss mindestens Platz für den Durchstich eingeplant werden. Das schaut für mich sehr danach aus, als ginge das ohne dafür angepasste Pcells nichts.

Ja, wahrscheinlich wäre das höchste der Gefühle, dass man einen früheren Aufbau nimmt, also GPC-Anzahl und so weiter und den umbaut.

 

[bensen]

Ja aber dezent. Zumindest bei Rubin ist Nvidia ja schon offen mit dem Aufbau, da sind es nach wie vor maximal große Chiplets und entsprechend wenige pro Package.

Das ist doch genauso wie bei Blackwell.

 

[w0mbat]

Wir haben Flip Chip. Front Side ist Sockel. Backside ist Kühler.

Mit BSPD gibt es kein Flip Chip mehr. Backside ist Sockel, frontside ist Kühler.

 

[derLordselbst]

Nehme wir an nvidia behält die arch so bei geht auf n2 oder besser a16 und geht den Takt Weg
Der cache wird halbiert
Womit dann ein chip 16sm per gpc 4 gpc maxed bei 4,5ghz und dann bei 50sm und 60sm
Und eine high end chip mit 8gpc a16sm 4,5ghz eine sku mit 78sm 90sm und eine mit 128sm
Ich Glaube zwar eher an eine komplette arch umbau auf doppelte alu per sm die option mit simplen Takt rauf und halben cache ist aber billiger umzusetzen
Der kosten Treiber ist der sram im chip wird dieser gestapelt gehen die alu per sm rauf da man den platz braucht
Ich glaube aber nicht daran da nvidia dafür nicht die patente hat

Dieser Kommentar mag sachkundig sein und faszinierende Infos enthalten. Daher habe ich mir erlaubt, Mistral daraus eine lesbare Version zu basteln. Hat Mistral das geschafft?

Annahmen zur zukünftigen NVIDIA-Architektur:

• Grundannahme:
  NVIDIA behält die aktuelle Architektur bei und wechselt auf den N2-Knoten (oder besser A16).Der Fokus liegt auf einer Taktsteigerung, während der Cache halbiert wird.
  
  
• Mögliche Chip-Konfigurationen:
  • Mittelklasse-Chip:16 Streaming-Multiprozessoren (SM) pro GPC, maximal 4 GPCs bei 4,5 GHz.Varianten mit 50 SM und 60 SM.
  • High-End-Chip:8 GPCs, 16 SM pro GPC bei 4,5 GHz.SKUs mit 78 SM, 90 SM und 128 SM.
    
• Alternative These:
  Ich halte eine komplette Architekturumstellung mit verdoppelten ALUs pro SM für wahrscheinlicher.Die einfache Lösung (Takterhöhung + halbierter Cache) wäre zwar kostengünstiger, aber weniger innovativ.
  
  
• Kostentreiber:
  Der SRAM im Chip ist der Hauptkostenfaktor.Falls NVIDIA auf gestapelten SRAM setzt, könnte die Anzahl der ALUs pro SM steigen, da mehr Platz verfügbar wäre.Allerdings bezweifle ich dies, da NVIDIA dafür vermutlich nicht die notwendigen Patente besitzt.

 

[Piktogramm]

Mit BSPD gibt es kein Flip Chip mehr. Backside ist Sockel, frontside ist Kühler.

Was schlicht nicht stimmt. Alle Schaltungselemente befinden sich weiterhin in einer dünnen Schicht von ein paar µm[1] und das ist auch die Seite für die Kontaktierung. Von den Kontakten weg kommen dafür einige hundert µm inaktives Silizium.

Auf der rechten Seite des Bildes. Der graue Block oben ist der "tote" Siliziumwafer, nur nicht annähernd in voller Stärke abgebildet. Die Unterseite endet im Kontakt, der durch die dunkelbraune Passivierungsschicht ragt.