Foundry: 4-nm-Chip-Produktion bei TSMC bereits in Vorbereitung

Sven Bauduin 57 Kommentare
Foundry: 4-nm-Chip-Produktion bei TSMC bereits in Vorbereitung
Bild: TSMC

Der größte Auftragsfertiger der Halbleiterbranche TSMC soll weitere Verbesserungen am N5 vorgenommen und den für 2022 erwarteten N4 bereits vorbereitet haben. Auf eine optimierten Plus-Variante des N5 sollen voraussichtlich ab dem übernächsten Jahr bereits die Nodes N4 und N3 folgen.

N5P mit 20 Prozent mehr Leistung als N7

TSMC hat laut Medienberichten erhebliche Verbesserungen in der 5-nm-Fertigung erreicht und wird eine 5-nm-Plus-Technik als optimierte FinFET-Variante unter dem Namen „N5P“ anbieten. Bis dahin kann es allerdings noch ein wenig dauern, die erste Testphase für die Fertigung im N5P-Prozess soll im ersten Quartal 2021 erfolgen. Laut DigiTimes soll der N5P etwa 20 Prozent mehr Leistung oder 40 Prozent weniger Leistungsaufnahme als der aktuelle N7-Prozess bereitstellen.

Dem regulären N5-Prozess wird aber bereits bis zu 15 Prozent mehr Leistung oder 30 Prozent geringerem Energiebedarf als N7 nachgesagt, von N5 auf N5P wäre der Schritt also deutlich kleiner und letztlich so etwas wie aktuell von N7 auf N7P.

Neuer N4-Prozess ab 2023

Überraschend erklärte TSMC, mit den Vorbereitungen für die Fertigung des neuen Nodes N4 begonnen haben. TSMC plante bisher offiziell nur mit der 3-nm-Chip-Produktion für 2022. Laut dem Magazin EETimes, das den TSMC-Vorstand Mark Liu zitiert, erscheint N5P auch 2022, N4 im Jahr 2023. Die Prozesse werden also bisherige ergänzen und eventuelle Lücken füllen.

N4 is an evolution from N5. We are already in business negotiations with customers on N4.

Über Kundschaft gibt TSMC generell keine Auskunft, man sei jedoch bereits in Verhandlungen. Ganz oben dürften die üblichen Verdächtigen stehen, allen voran Apple und Qualcomm aus dem Mobilfunkbereich, AMD, Nvidia und weitere aus dem PC-Geschäft.

Samsung will bereits 2021 erste 3-nm-Chips fertigen

Auch die Samsung Foundry will 2021 Chips in 3 Nanometern fertigen und hat bereits im Mai 2019 bekanntgegeben, die ersten Designrichtlinien für den vermutlich größten Fertigungsschritt seit vielen Jahren gelegt zu haben. Die Gate-All-Around-Technologie soll erstmals bei 3 nm zum Einsatz kommen.