DevPandi schrieb:
Intel hingegen? Sie fahren seit nun gut 10 Jahren ihre grundlegende Struktur was die GPU angeht - wobei ganz fair ist das nicht, Xe² verändert etwas, aber primär die Namen. Die gesamte Struktur von Xe² findet man in der Form bereits zu SandyBridge-Zeiten: 8 Shader pro EU, 8 EU pro SubSlice, macht 128 Shader pro SubSlice oder wie Intel es jetzt nennt Xe-Core. In dem SubSlice enthalten: Thread-Dispatcher, TMU.
Sieht man sich die Blockdiagramme seit SandyBridge an: Es ist immer die gleiche strukturelle Architektur. Sieht man sich von AMD und NVIDIA nun die Blockdiagramme an und ließt sich alles durch, haben die beiden Firmen in der Zeit ihre Architekturen quasi einmal vollkommen umgekrempelt.
AMD und NVIDIA waren und sind immer noch bereit wirklich auch strukturelle Änderungen in ihren Architekturen unterzurbringen und damit auch den nächsten Schritt zu gehen. Intel hat bei Xe als auch Xe² sich nicht an die Struktur getraut, sie haben XMX-Kerne, RayTracing und Co eingebaut, aber die Struktur ist die gleiche.
Wenn man es so grob betrachtet, dann könnte man auch meinen das es keinen strukturellen Unterschied zwischen GCN und RDNA1 gibt.
64 Shader pro CU, Wavefront-Scheduler, 4x TMUs
Das ist natürlich Unsinn, ebenso bei Intel.
Das Unternehmen hat die GPU-Hardware seit Sandy-Bridge mehrmals stark weiterentwickelt und teilweise völlig neu gestaltet.
Man kann sich folgenden Ivy-Bridge Artikeln durchlesen und sehen wie viel Gen7 schon gegenüber Gen6 umgebaut hat:
https://www.realworldtech.com/ivy-bridge-gpu/4/
8x größerer Instruction-Cache, anstatt 5 Threads (Wavefronts/Warp in AMD/NV-Sprech) wurden 8 unterstützt.
Das Register-Design wurde überarbeitet und aus 1x SIMD4 ("4 Shader") + 1x Extended Math wurde 1x SIMD4 + 1x SIMD4/Extended Math (Ohne EM-Instructions theoretisch doppelter FP-Durchsatz).
Gen7.5 (Haswell) hat die Anzahl der Threads von 8 auf 7 reduziert und es gab 10 EUs pro Subslice.
Bei Gen8 (Broadwell) waren es dann meistens wieder 8 EUs pro Subslice.
Dann folgte Gen9 (Skylake) und Gen11 (Ice Lake) und über all die Jahre wurden interne Strukturen verbessert oder neue Features implementiert, von Compute bis Graphics.
Xe LP hat grundlegende Dinge verändert, die für einige Jahre Bestand hatten, wie das EU-Design.
Anstatt 2x SIMD4 wird pro EU eine SIMD8-Einheit verwendet und zwei EUs teilen sich einen Thread-Scheduler.
Ähnlich wie beim Wechseln von Fermi zu Kepler/Maxwell, verwendet Intel kein Hardware Scoreboarding mehr für Register-Abhängigkeiten, sondern der Compiler kümmert sich nun darum (häufig als Software-Scheduling in der Community bezeichnet).
Das Texture-Sampler-Design wurde verändert, das L1$-Design und seit Gen11 gibt es eine dedizierte Speicherstruktur für Shared Local Memory Operations, während das bei Gen9 und früher langsamer über den L3$ ablief.
Also Intel hat grundlegend die Struktur und das Scheduling von den feinsten Recheneinheiten verändert und völlig neue Strukturen und Features eingebaut, wie ROVs (schon ab Haswell), Async Compute (Xe LP), Tiled-Based-Rasterizer (Gen11), unterschiedliche Sachen für DX12 wie VRS und vieles mehr in dem Bezug.
Auch die interne Skalierung der Einheiten ist anders aufgebaut, als einfache Kategorisierungen wie Sublsice es vielleicht darstellen würden.
Xe² bzw. Alchemist ändert noch einmal an mehreren grundlegenden Sachen etwas:
https://pbs.twimg.com/media/FQG2dk7XMAMZ3PU?format=png&name=large
Doppelt so großer I-Cache, 8 Threads werden wieder unterstützt, optional ein neuer 4-Thread-Mode, um mehr Register pro Thread zuzuweißen, FP- und INT-Operationen können ähnlich wie bei Turing nur parallel ablaufen, solange keine EM-Instruktions vorkommen.
Neben der Tatsache das Intel intern viel verändern musste, damit die Pixel- und Geometrie-Pipeline auf 8 Slices skaliert und alle Strukturen ausbalanciert ausfallen, was die Bandbreite und Buffergröße angeht.
Auch die physische Implementierung sollte stellenweise massiv von dem abweichen, was vor Jahren der Standard war.
DevPandi schrieb:
Ach ja, und dafür hast du auch belege, dass es von Design bis zu Release aber MINDESTENS 5 Jahre dauert?
Hier ist eine Firma, die es scheinbar in etwas weniger als
2 Jahren geschafft hat!
Ach, die GCN-Architektur war 2013 nicht konkurrenzfähig? Also GCN konnte mit Kepler doch relativ gut mithalten.
Und du kannst es belegen, dass er bei Navi von Grundauf dabei war? Ich habe den entsprechenden Artikel bereits verlinkt, in dem eben auch genau darauf eingegangen wurde, das Navi und damit RDNA eben nicht aus seiner Abteilung kam sonder aus der Semi-Costum.
Und wenn man bedenkt, das Vega immer noch GCN ist, dann hat Vega eher keine 5 Jahre gedauert sondern eher weniger und 2 - 3 Jahre sind realistischer.
Wie ich geschrieben habe: Hier gibt es zu viele Gerüchte, zu viele Insider die irgendwelche Aussagen treffen. Und wenn selbst jemand der Pro Raja und Pro Intel behauptet, das Vega so schlecht idt, weil man ihm seine Leute weggenommen hat und die in der Semi-Custom an Navi werkelten. …
Man sollte hier nicht Sachen als Fakt hinstellen von denen man nichts weiß und die man nicht belegen kann.
Ein AMD-Mitarbeiter hat in einem Interview angegeben das sie 5 Jahre an Vega (GCN5) saßen, leider finde ich die Quelle nicht mehr.
Völlig überraschend ist das aber nicht, brachte GCN5 ein paar grundlegende Sachen mit, die viel Vorlaufzeit gebraucht haben.
Neue SoC15 Infrastruktur bzw. Infinity Fabric integriert.
Die 3D-Pipeline hat sehr viele Veränderungen erhalten, Merged-HW-Shader-Stages, Tiled-Based-Rasterizer, ROPs an den L2$ angeschlossen, daneben wurden nötige Features für DX12 FL12_1 inkludiert.
AMD hätte sicherlich mehr erreicht, wären die Ressourcen zu dieser Zeit nicht sehr klein gewesen, der Hauptteil wurde vermutlich in Zen investiert, zumindest in den letzten Jahren hat auch Lisa Su selber gesagt, dass das größte Budget an Zen geht.
Raja Koduri war der Chef der ganzen RTG-Abteilung, der hat alles gesehen, wusste genau von Navi und den Zielfestlegungen dafür.
Es war sicherlich nicht so das er nur an Vega saß und zugeschaut hat wie ein Haufen völlig unabhängiger Entwickler an Navi werkeln und einen signifikanten Anteil an Ressourcen bekommen haben.
