News Bessere Lichtquelle für EUV: ASML sieht Skalierbarkeit von 600 zu 1.000 und gar 2.000 Watt

Vorallem ist bei Material wo Chips höher Takten wie bei CPU andere anforderung an das Material notwendig. Genau da sind wir ja aktuell limitiert. Spannend wird es sein welches Martial am besten in Zukunft sein wird und wie weit wir das Silizium noch optimieren kann bis die Chips zu warm und zu stromhungrig werden so daß da nicht mehr wirklich was geht . Takt wird denke ich mal nicht mehr so weit nach oben getrieben werden können weil sonst wären wir ja schon bei mindestens 7 GHz und mehr.
 
Krik schrieb:
Kann man Silizium nicht genau wie die anderen Materialien hinterher auftragen? Vielleicht bringt das Vorteile.
klar kann man das, das sind dann wieder extra schritte die die kosten und durchlaufzeiten erhöhen...
je nachdem was du für material als träger hast brauchst dann eventuell noch ne extra schicht dazwischen als haftvermitler das dir das silizium nicht davon abblättert...
 
Dann sind das halt ein paar Arbeitsschritte mehr. Ja und? Es sind ohnehin schon tausende.
Es lohnt sich vielleicht trotzdem.

Mir schwebt da ein Aufbau vor, bei dem die Transistoren nicht nur auf der untersten Ebene vertreten sind, sondern dreidimensional verteilt werden. Sie kommen also in jedem Layer vor, der aufgetragen wird. Das könnte z. B. zu kompakteren und dadurch vielleicht auch kühleren Chips führen. Kürzere Signallaufzeiten wären dann auch denkbar.
 
Cool Master schrieb:
Etwas OT aber wer wissen will wie die Maschinen überhaupt funktionieren und etwas Background dazu haben will, folgendes Video schauen:


Das ist super Krank was da rein geht.
Einer der besten YT Channels. Mur ist auch gerade das Video durch den Kopf. Aus Gesellschaftlicher Risk Management sich ein ziemlicher PoF.
 
Mimir schrieb:
Und das meiste des Outputs der ASML Maschinen wandert aktuell in KI Rechenzentren, um dann lustige Bildchen für Boomer auf Facebook und Insta zu generieren.:n8:
Eigentlich ist da viel mehr im B2B Bereich aber so ein Anti Boomer Spruch muss bei den Kindern heutzutage einfach täglich vor dem Schlafengehen drin sein, sonst sind sie nicht glücklich
 
Krik schrieb:
Dann sind das halt ein paar Arbeitsschritte mehr. Ja und? Es sind ohnehin schon tausende.
Es lohnt sich vielleicht trotzdem.

Mir schwebt da ein Aufbau vor, bei dem die Transistoren nicht nur auf der untersten Ebene vertreten sind, sondern dreidimensional verteilt werden. Sie kommen also in jedem Layer vor, der aufgetragen wird. Das könnte z. B. zu kompakteren und dadurch vielleicht auch kühleren Chips führen. Kürzere Signallaufzeiten wären dann auch denkbar.
Falls du wirklich Interesse an der Thematik hast, würde ich Dir empfehlen, Dich mal ein bisschen in das Thema einzuarbeiten. Wie Mikrochips aufgebaut sind bzw werden ist sehr interessant und steht an Komplexität den Belichtern von ASML in nichts nach. Dann könntest Du Deine Vorschläge auch besser auf Machbarkeit und Sinnhaftigkeit einschätzen. Neben den jetzt schon mehrfach von mir genannten MOSFETs, wären vielleicht "Metal Layer Interconnect", "FIN-FET" und "GAA (Gate-All-Around) Transistor" gute Startpunkte.

Eine Buchempfehlung wäre da "Bits on Chips" von Harry Veendrick. Das Buch wendet sich an "jedermann", es ist also nicht unbedingt eine Vorbildung in Physik nötig (hilft aber ;)). Ich hatte mehrfach das Vergnügen, mich mit Harry direkt zu unterhalten. Er hat auch noch zwei weitere Bücher geschrieben (weiß gerade nicht, wie die heißen) die sich an Leute mit Physik-Hintergrund richten. Da steht natürlich noch mehr drin, ist aber auch schwerer verdaulich.
 
  • Gefällt mir
Reaktionen: Weyoun
Krik schrieb:
Aber warum? Kann man Silizium nicht genau wie die anderen Materialien hinterher auftragen? Vielleicht bringt das Vorteile.
Nein, man benötigt MONOKRISTALLINES Silizium, welches man aus einer flüssigen Keim zu einem großem Zylinder züchtet. Dann hat man einen langen Zylinder mit 300 mm Durchmesser, den man in dünne Scheiben, sogenannte Wafer, sägt. Man kann nicht einfach jedes beliebige Material anstelle monokristallinem Silizium verwenden, wenn man schnell schaltende Halbleiterelemente (Dioden, Transistoren, µC, µP, ASICs etc.) daraus herstellen will.

Wenn man anderes Material "hinterher" auftragen will, zum Beispiel mittels "Sputtern" oder anderen Methoden, hat man am Ende kein monokristallines Halbleiter-Material mehr, das heißt, der Halbleiter besitzt keine absolut identische Gitterstruktur, die aber notwendig ist.
 
  • Gefällt mir
Reaktionen: maxrl, madmax2010 und Krik
Krik schrieb:
kann man dann nicht eigentlich auch Waver aus anderen Materialien verwenden? Müssen diese unbedingt aus Silizium bestehen? 🤔
Es gibt auch anderes Wafermaterial, wie z.B. SiC (Silicium-Carbid) oder GaN (Gallium-Nitrid).

Die Verwendung hängt davon ab, was die Schaltung können soll.

SiC ist optimal für Hochvolt‑Leistungselektronik wie in Elektroautos oder bei Industrieantrieben.
GaN ist ideal für Hochfrequenz‑ und Hochleistungsschaltungen oder optoelektronische Bauelemente.

Auch diese Materialien müssen wie Siliciumwafer monokristallin vorliegen, damit man später gezielt elektrische Eigenschaften einstellen kann. Die Herstellung erfolgt aber anders, da man SiC und GaN nicht einfach schmelzen kann wie Silicium um es dann wachsen zu lassen.
Ergänzung ()

Krik schrieb:
Aber warum? Kann man Silizium nicht genau wie die anderen Materialien hinterher auftragen? Vielleicht bringt das Vorteile.
Es gibt mehrere Möglichkeiten, das zu realisieren.

Wobei heute nur eine wirklich etabliert ist: das Stacking. Dabei werden ganze, separat gefertigte Chips, übereinandergestapelt, und über Kontakte durch das Siliciumsubstrat verbunden (TSV = Through Silicon VIA [vertical interconnect access]).

Andere Verfahren sind meines Wissens noch nicht über das Forschungsstadium hinaus.

Beim monolithic 3D-Prozess werden wirklich Transistoren auf demselben Wafer auf der bestehenden Schaltung aufgebaut. Das monokristalline Wachstum der neuen Siliciumebene wird mittels Epitaxie realisiert. Darauf kann man dann "ganz normal" wieder Transistoren herstellen. In Anführungszeichen, weil man nicht mehr alle Freiheiten hat, was bspw. die Prozesstemperaturen angeht, um bestehende Schichten oder elektrische Eigenschaften negativ zu beeinflussen.

CFETs gibt es dann noch, wo n- und p-leitende Transistoren nicht nebeneinander sondern vertikal hergestellt werden. Aber da steck ich nicht weiter drin.
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Krik
public_agent schrieb:
Wie krass ist das denn 😂 ich wusste gar nicht das Trumpf sowas herstellt. Krass! Unsere OP Tische sind allesamt von Trumpf.

Es gibt mehr als ein "Trumpf" :D. Freund von mir hat eine Ausbildung bei Trumpf gemacht und der wurde wie oft gefragt ob er billig an Schokolade/Pralinen kommt.
 
@Cool Master Da bin ich froh, dass ich bei ZEISS bin. Da gibt es nur einen, den trotzdem kaum jemand kennt :D
 
  • Gefällt mir
Reaktionen: Cool Master
Convert schrieb:
Hmm, großer Sprung von 1000 auf 2000W. Klingt fast so, als würde ASML daran arbeiten "einfach" zwei Laser, statt einen Laser für die Belichtung zu nehmen. Müsste doch möglich sein, oder? Zwei Laserstrahlen über entsprechende Optik und zu bündeln....
Laut Reuters wird ja „nur“ die Anzahl der beschossenen Zinntröpfchen von 50000 auf 100000 pro sekunde erhöht.

„The key advancements in Monday's disclosure involved doubling the number of tin drops to about 100,000 every second, and shaping them into plasma using two smaller laser bursts, as opposed to today's machines that use a single shaping burst.“

Was man auch nicht unterschätzen darf ist die ursprüngliche Laserleistung die man benötigt um das Plasma zu erzeugen. Hier bewegt man sich ja eher im Bereich von >30kW. Ich denke ein zweiter Laser is auf Grund des Leistungs- und Platzbedarfs nicht umsetzbar.
 
Zurück
Oben