Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsMedusa Ridge und Venice: AMD Zen 6 soll in zwei Schichten 192 MB X3D-Cache bieten
Könnte, wird halt langsam knapp. Der Punkt ist, dass es gewisses "Rauschen" bei der JEDEC gibt, bevor so ein Standard rauskommt (wie von @ETI1120 oben erwähnt). Da dieses aktuell fehlt, wird es nicht in allernächster Zeit was mit der Veröffentlichung des DDR6-Standards, das wird sich noch einige Monate mindestens hinziehen.
Ergänzung ()
ETI1120 schrieb:
Die Frage ist wie viel es tatsächlich bringt auf den neuen Standard zu wechseln.
Mittlerweile ja. Aber ich denke, als AM5 konzipiert wurde (und damit dessen Lebensdauer), wirkte es noch realistisch, dass DDR6 rechtzeitig für Zen 6 fertig werden könnte. Und als klar wurde, dass das nicht passieren wird, hat sich AMD auf DDR5 festgelegt und gleichzeitig fingen dann die Meldungen zur längeren Unterstützung an. Das passt für mich gut ins Bild.
Das ist eine plausible Vermutung. Diese Erweiterung des DDR5-Standards erhöht natürlich auch die Ansprüche an DDR6. Gerade MRDIMM wirkt ja schon komplett gesetzt für die Serverplattformen nächstes Jahr, da muss DDR6 dann erstmal mithalten können, damit der Standard überhaupt eine Existenzberechtigung bekommt.
Mittlerweile ja. Aber ich denke, als AM5 konzipiert wurde (und damit dessen Lebensdauer), wirkte es noch realistisch, dass DDR6 rechtzeitig für Zen 6 fertig werden könnte.
Möglich aber IMO nicht relevant. Wann Standards veröffentlicht werden hat AMD nicht in der Hand. Natürlich ist AMD involviert, aber das sind auch andere.
AMD hat AM5 bis mindestens 2025 angekündigt weil AMD diesen Zeitraum überblicken könnte und es klar war dass es bis dahin keinen Grund gibt die Plattform zu wechseln.
Bei der Vorstellung von Zen 5 war klar dass AMD bis 2027 keine neue Plattform braucht. Also würde der Zeitraum bis 2027 ausgeweitet.
Doch, ist seit Zen 5 anders. "Structural silicon" kannst du nur oben drauf packen. Unten geht das nicht. Es gibt ja auch Tear-Downs und Videos, die klar zeigen, dass es keinen "structural silicon" bei Zen 5 gibt.
Zen 6 könnte Anfang 2026 bis Mitte 2026 kommen, also 18-24 Monaten nach Zen 5.
Zen 6 wird sehr sicher NICHT mit DDR6 kommen, die Frage ist aber ob AM6/Zen7 mit DDR6 kommt.
Zen 7 wäre dann 2028 auf dem Markt, das würde zeitlich zu DDR6 passen.
Aber AMD könnte sich dazu entscheiden DDR6 nicht zu nehmen, um die Adaptionsrate zu erhöhen.
Da neuer RAM eine Preishürde ist, speziell bei einer neuen RAM Generation, wenn der RAM noch sehr teuer ist.
Oder man macht DDR5 UND DDR6 Boards wie Intel.
Ich verstehe nicht warum die leute schon so scharf auf DDR6 sind, DDR5 ist noch nichtmal im ansatz ans limit gekommen, bzw da wo es sein könnte. Ich meinte damit so OC riegel wie zb DDR4 4000 oder DDR3 2000"wenn man mit Jedec 4 3200 3 1600 vergleicht"
Ich hab aber auch selbst das gefühl das es bei DDR5 absichtlich langsam gehalten wird, da man sich jede neue stufe von geschwindigkeit/timings/größe so gut bezahlen lassen kann.
Wobei man auch zugeben muss das zumindest AMD bzw AM5 mit großen UND schnellen riegeln nicht viel anfangen kann. Sehe ich ja an mein Setup
Hab 4x48GB Corsair 6400C32 welche ich im 2x48GB modus mit guten 6000C30 laufen lassen kann. 6400C30 geht auch aber diese ganze testerei war ich dann irgendwann satt, 4x48GB bekomm ich aber nur noch dann mit 5400C28 zum laufen.
Wohingegen ich mein I7 3770k den Ram im mischbetrieb weit ausserhalb der specs laufen lassen konnte 8+4+8+4GB bei 2000C9.
Oder auch mein früheres AM4 system 32+16+32+16GB bei 3600C16, ebenfalls mischbetrieb.
AM5 hingegen hat selbst innerhalb der jedec Specs Probleme den Ram anständig ansteuern zu können, genau aus diesem Grund sehe ich noch absolut keinen Sinn für DDR6
Der Nachteil bei langen Laufzeiten einer Plattform ist, dass man keine Lösung mit DDR5 und DDR6 machen kann. Das würde bedeuten man müsste DDR5 über die ganze Laufzeit mit schleppen.
Bei Zen 4 war es auch ein Problem, dass Sapphire Rapids mehrfach verschoben wurde. Dieser hätte auf Server Seite für Nachfrage nach DDR5 gesorgt.
theGucky schrieb:
Da neuer RAM eine Preishürde ist, speziell bei einer neuen RAM Generation, wenn der RAM noch sehr teuer ist.
Eine neue Plattform bedeutet zuerst einmal höhere Preise, weil alles neu gemacht wird. Wenn dann noch die Verbreitung des neuen Speichers stockt, dann hat man erst Recht Probleme mit hohen Preisen.
Es gab bei Zen 4 viel Gejammer. Aber das war nun Mal nicht zu vermeiden. Irgendwann muss AMD die Plattform wechseln. Nach langen Laufzeiten ist es immer beschwerlich. Dafür konnte Zen 5 sich ins gemachte Nest setzen.
Man sollte aber auch nicht vergessen, dass 2022 der PC Markt eingebrochen ist. Dies war auch ein wichtiger Faktor für den schleppenden Start von AM5.
Wie gesagt, das würde eine kurze Laufzeit der Plattform bedeuten.
Bei Zen 4 wurde auch des öfteren gesagt AMD solle Zen 4 auch für AM4 bringen. Aber das wäre IMO das vollkommene Desaster geworden. Dann wäre AM5 ganz schleppend angelaufen. Und die Frage ist, wie viele Boards es überhaupt geben hätte.
Doch, ist seit Zen 5 anders. "Structural silicon" kannst du nur oben drauf packen. Unten geht das nicht. Es gibt ja auch Tear-Downs und Videos, die klar zeigen, dass es keinen "structural silicon" bei Zen 5 gibt.
Dennoch wird der Cache ja nicht größer ohne mehr Inhalt zu bieten. Es wird dennoch nur Füllmasse sein und die wird nicht aus teurem Silicon vom Wafer bestehen.
Und selbst WENN es NICHT so wäre würden wir halt nicht über 6,19$ diskutieren sondern über 9,15$. Die drei Euro werden sicher nicht dafür sorgen, dass AMD keine Dual V-Caches gebracht haben, eher die mangelnden Packaging Kapazitäten und darum ging es ja.
Dennoch wird der Cache ja nicht größer ohne mehr Inhalt zu bieten. Es wird dennoch nur Füllmasse sein und die wird nicht aus teurem Silicon vom Wafer bestehen.
Ob du viel "Füllmasse/tote Fläche" hast oder nicht, ist egal für den Preis. Entscheidend ist die Die Fläche, den damit wird die Waferfläche verbraucht, der Prozess und wie viele Prozessschritte du machen musst. Wir haben hier ein Cache-Die mit TSV in 6nm. Damit ist die Anzahl der Prozessschritte festgelegt. Die Die-Fläche bestimmt dann letztendlich den Preis für diese Art des Chips. Höchstens bei der Ausbeute könnte sich "tote Fläche" positiv auswirken, da aber Cache sowieso eine sehr gute Ausbeute liefert, spielt das keine Rolle.
ThirdLife schrieb:
Und selbst WENN es NICHT so wäre würden wir halt nicht über 6,19$ diskutieren sondern über 9,15$.
Ich kenne die Preise für Cache-Chiplets nicht. Auch kenne ich nicht den Preis fürs Packaging, inklusive Dünnschliff des Cache-Chiplets und des 8-Kern-Chiplets und am Ende noch Testing. Das wird aber vermutlich schon mehr kosten, als du denkst.
ThirdLife schrieb:
Die drei Euro werden sicher nicht dafür sorgen, dass AMD keine Dual V-Caches gebracht haben, eher die mangelnden Packaging Kapazitäten und darum ging es ja.
Ich persönlich glaube, dass auch bei ausreichender Packaging-Kapazität AMD den Dual-V-Cache nicht gebracht hätte. AMD hat ja nicht mit Kapazitäten argumentiert, sondern mit Kosten-Nutzen-Rechnung. Der Link zu der betreffenden News, wurde ja hier schon mal verlinkt.
Egal was kommt, ich hoffe AMD ändert das Namensschema und es wird KEIN Ryzen 10000X(3D). Ich wünschte, die würden ungefähr das Schema von Intels Arc Grafikkarten annehmen. Statt nur 10 Jahren funktioniert das ganze 26!
Ryzen A80X3D wäre mir lieber.
Hinsichtlich AM6 und DDR5/DDR6: Da ältere Generationen länger mit neuem Namen verkauft werden (was ich irgendwie nachvollziehen kann), wird AM6 nur mit DDR6 erscheinen und was auch immer direkt davor zu kaufen ist, bekommt einen Refresh. Das ist nicht das, was ich will, aber was ich realistisch annehme.
Hauptsache, DDR6 bringt einen nennenswerten Leistungsvorteil, auch wenn die Architektur den Großteil der Verbesserungen mit sich bringen wird.
Im Notebook haben sie sich (mal wieder) in Intels Windschatten begeben, dort heißen die Chips schon "AI Max Pro 200 / 300".
Gut möglich, dass es also keinen Ryzen 10000 oder 11000 geben wird, sondern die heißen dann "480X3D / 495X3D"
Der Jocker wäre Zen 6a, also 4 bis 6 Cores haben andere Transitoren, was etwa 10% Takt bei -15% Strombedarf bedeuten würde.
Dazu noch die Zen LP Cores, welche IDLE bis leichte Last voll umsetzen können.
Es kann aber genauso gut sein, dass es wie bei AM4 läuft und noch ein paar XT Prozessoren für AM5 auf Zen5 Basis erscheinen und Zen6 doch für AM6 kommt. Damit hätte AMD auch noch Wort gehalten, aber alle wären damit wieder unzufrieden.
Es gibt den Wortlaut eines Versprechens und den Sinn eines Versprechens.
Ein Versprechen hält man nur dann ein wenn man den Sinn des Versprechens erfüllt. Wer anfängt das Einhalten eines Versprechens über den Wortlaut zu definieren, will nur das Brechen des Versprechens kaschieren.
Im konkreten Fall ist der Sinn des Versprechens das bis 2027 alle neuen Prozessor Generationen auf AM5 kommen.
Wenn 2026 AM6 kommen sollte, und nur noch Zen 4 und Zen 5 Prozessoren auf AM5 kommen, hätte AMD den Wortlaut erfüllt aber das Besprechen von Sinn her gebrochen. Natürlich wären alle wütend. Ein offensichtlicheres PR Desaster gibt es nicht.
Alle die aktuell für den Wortlaut argumentieren, würden dann AMD des Wortbruchs beschuldigen.
Ergänzung ()
RKCPU schrieb:
Dazu noch die Zen LP Cores, welche IDLE bis leichte Last voll umsetzen können.
Falls es die LP Cores tatsächlich gibt, dann ergibt es keinen Sinn sie mit zu zaehlen. Sie übernehmen keine reguläre Last. Bestenfalls Hintergrundaufgaben, falls überhaupt.
@Alesis
AM6 hätte DDR6 oder Varianten.
Das schnellere RAM könnte 60-70% mehr Bandbreite am Anfang haben, bei 192 statt 128 Bit Datenbus dann weitere +50% Bandbreite.
Also Faktor 2,2-2,4, was für mittlere iGPU und AU guter Boost wäre.
Die 192-bit wissen wir ja vom LPCAMM2 Modul, aber wer sagt denn, dass sich das auch auf andere Plattformen verlagert? Gibt es schon genauere Informationen dazu?
Es kann auch sein, dass durch die gestiegene Anzahl an CPU-Cores ein logisch höherer Bandbreitenbedarf auch nach unten wandert und dort Vorteile liefert.
In der finalen Phase der Chipentwicklung, das logische und physical Chipdesign sind schon abgeschlossen. Der Abschluss des Physical designs ist das viel zitierte Tape Out, und das haben AMD und TSMC am 15 April gefeiert.
DevPandi schrieb:
So eine neue Architektur besteht ja nicht nur aus dem „Chip“, sondern wird ja auch erst mal als „Software“ entwickelt - erst mal die Funktionsblöcke in HDL, diese einzeln Testen in Simulationen. Dann daraus den Chip synthetisieren und erneut simulieren.
Was das logische Design anbelangt, war Zen 5 ebenso wie Zen 3 ein Neustart bei dem alle Annahmen der Kernarchitektur neu überprüft wurden.
Was dazu geführt hat dass AMD das Design breit gemacht hat.
Natürlich bedeutet dies nicht, dass aller Code der das logische Design beschreibt, neu geschrieben wurde. Aber AMD musste bei Zen 5 sehr viel ändern. So viel, dass AMD den Umbau zu einem breiten Design mit Zen 5 nicht abschließen konnte. Es sind einige Baustellen die bei Zen 6 müssen einige Dinge komplettiert werden müssen.
So ist es offensichtlich nicht möglich alle 6 ALUs auszulasten. Selbst mit synthesischem Code ist maximal eine IPC von 5,5 möglich. Alexander Yee, der Entwickler von y-chruncher meint, dass meint realistischem Code maximal eine IPC von 5 möglich ist.
DevPandi schrieb:
Das finale physikalische Design geht da heute „recht“ schnell, es ist nur verrammt teuer geworden.
Das ist ein Widerspruch in sich. Wenn es schnell geht können keine hohen Kosten entstehen.
Allerdings ist klar, dass die Maskensätze, die aus dem physikalischen Design abgeleitet sehr teuer geworden sind. Falls wegen eines Fehlers im physikalischen Design ein neuer Maskensatz erzeugt werden muss ist das einerseits ein teurer Spaß und kostet andererseits sehr viel Zeit bis neue Chips aus diesem stepping für weitere Tests zur Verfügung stehen.
DevPandi schrieb:
Deswegen wird ja auch immer länger und genauer simuliert.
Das Place&Route ist eine Sache, ein optimiertes Place&Route ist eine ganz andere Sache. Deswegen ist das Simulieren AFAIU ist heut zu Tage ein integraler Bestandteil des physical designs.
Außerdem steigt die Komplexität durch die steigende Transistoranzahl und neue Konzepte wie Chiplet und 3D-Stacking. 3D-Stacking bringt einen ganzen Strauß neuer Herausvorderungen, die zusätzliches Know How und auch zusätzliche Simlulatioen erfordern.
DevPandi schrieb:
Allgemein entwirft heute aber kaum eine Firma wirklich noch vollständig neue Chips, das kann man quasi nicht mehr finanzieren und braucht viel zu lange.
Das ist schon eine ganze Weile so. AFAIU muss man, selbst wenn man validierte und fertig layoutete IP-Blöcke von Fremdanbietern verwendet, den Chip als ganzes layouten, simulieren und valideren. Wenn man grundlegende Probleme erst beim Testen während des Bring Ups erkennt, ...
Ergänzung ()
Alesis schrieb:
Davon habe ich noch nie etwas gelesen. Es gab nur die Verlängerung von 2025+ auf 2027.
Diese Folie hat Lisa Su unmittelbar auf die Vorstellung des 9950X gezeigt.
Im Kontext und der grafischen Darstellung ist unmissverständlich was "New Ryzen Processors" bedeutet (Sinn): Zen 6.
Sollte AMD Zen 6 nicht auf AM5 bringen, wäre es ein eindeutiger Bruch des Versprechens.
Sich mit einem 9800XT der einem 9600X3D als neuem Prozessor rausreden zu wollen (Wortlaut), während Zen 6 auf AM6 erscheint, wird AMD nicht gelingen.
Ergänzung ()
RKCPU schrieb:
Das schnellere RAM könnte 60-70% mehr Bandbreite am Anfang haben, bei 192 statt 128 Bit Datenbus dann weitere +50% Bandbreite.
Also Faktor 2,2-2,4, was für mittlere iGPU und AU guter Boost wäre.
