News Phenom verliert bis zu 80 Prozent durch TLB-Bug

[gruffi]

Noch mal zum Mitschreiben. Es existiert kein Aber. Der Fehler tritt auch bei niedrigem HT-Takt auf. Wie du hier allen anderen anräts, rate ich dir an dieser Stelle auch an, dich vorher zu informieren. Du bist immer noch auf dem alten stand, den wer auch immer verbreitet hat, dass das was mit der Taktfrequenz zu tun hat. Auf den Rest deines Beitrages will ich gar nicht mehr eingehen, da du einfach von Falschen Kentnissen ausgehst. Es gibt inzwischen unzählige Quellen die dich dahingehend informieren werden.

Hier noch mal ein Zitat von mir selbst mit Quellenangabe.

Du scheinst Kern- und HT-Takt durcheinander zu bringen. So wie der Grossteil der News Seiten. Genau das geht ja auch aus deiner Quelle hervor ("Saucier flatly denied any relationship between the TLB erratum and chip clock frequencies. ... AMD previously cited the TLB erratum as the primary motivation behind its decision to delay the 2.4GHz Phenom variant."). Kern- und HT-Takt sind zwei unabhängige Geschichten mit eigenen Domains. Ich habe zumindest noch keine Quelle gesehen, die bestätigt, dass der Fehler auch beim 9500 und 9600 auftreten kann. Hinzu kommt, dass Frequenz eben nur eine Seite der Medaille ist. AMD spricht von "high utilization". Ist damit der Bus (HT) gemeint? Das dürfte, eben bei einem niedrigeren HT-Takt, keine Bedeutung haben. Im Serverbereich ist das bei Multisockel Systemen schon wieder eine andere Sache, da hier der Durchsatz deutlich grösser ist. Genau wie andere spekulierst du leider auch nur wild in der Gegend rum ohne Fakten. Alles was festzuhalten ist, ist, dass es bisher keine bestätigten Infos gibt, die für den 9500 und 9600 einen BIOS Patch erfordern. Und mehr wollte ich zu Eusterw's Behauptung auch nicht gesagt haben. Zumal es auch für Linux einen Patch gibt, der keine Performance kostet. Insofern ist die Aufregung von Leuten wie Eusterw einfach mehr als künstlich und vollkommen haltlos. Wer sich zudem eine CPU ohne TLB Bug zulegen möchte, wie ich, braucht ja auch jetzt noch nicht zuschlagen und sollte auf das B3 Stepping warten.

 

[HOT]

Kern und HT Takt muss man natürlich auseinanderhalten. Aber: Die interne NB (und damit auch der L3 Cache) laufen auf dem Niveau des HT3 Taktes. Das heisst, der HT-Takt ist exakt so hoch, wie der NB Takt bei HT3 (und nur bei HT3). Der HT-Takt wird also aus der NB generiert, nicht umgekehrt.

Der TLB Error hat nichts mit der Taktrate zu tun. Er kann mit einer sehr geringen Wahrscheinlichkeit genau dann auftreten, wenn man alle 4 Kerne mit massiver cachekohärenter Software zu 100% auslastet. Das heißt, man muss eine Software haben, die auf jedem Kern exakt dasselbe rechnet und dann jedesmal eine Synchronisation durchführt und das 1000e von Malen. Sowas ist derart theoretisch, das gibt es nicht in der Praxis. Das wird bei einem normalen Rechner niemals passieren. Der TLB Bug kann also nur mutwillig mit einem eigenen Programm herbeigeführt werden auf einem Desktop Rechner.
Deswegen finde ich das Drama, was hier einige veranstalten echt lächerlich. Man wird diesen TLB Bug niemals zu Gesicht bekommen.

 

[MorLipf]

Das heißt, der Bug wird selbst beim stundenlangen kompilieren von Software (ich dachte dabei an Gentoo Linux) nicht in Erscheinung treten?

 

[silent-efficiency]

@gruffi
Ich spekuliere nicht in der Gegend herum, sondern du. Ich habe genug Quellen gelesen, die das besagen, was ich gesagt habe. Es besteht auch kein Zusammenhang zwischen HT-Takt und dem Bug. Alle Quadcore-Prozessoren mit dem B2 stepping haben den bug. Deswegen wird auch der Barcelona nicht mehr an große Serverhersteller ausgeliefert, obwohl er einen niedriegen HT-Takt und einen niedrigen Takt hat. Auch die Erratabeschreibung die AMD an Linux-patcher herausgegeben hat, erzählt nix von HT-Takt oder CPU-Takt...

"The processor operation to change the accessed or dirty bits of a page translation table entry in the L2 from 0b to 1b may not be atomic. A small window of time exists where other cached operations may cause the stale page translation table entry to be installed in the L3 before the modified copy is returned to the L2. In addition, if a probe for this cache line occurs during this window of time, the processor may not set the accessed or dirty bit and may corrupt data for an unrelated cached operation. The system may experience a machine check event reporting an L3 protocol error has occurred. In this case, the MC4 status register (MSR 0000_0410) will be equal to B2000000_000B0C0F or BA000000_000B0C0F. The MC4 address register (MSR 0000_0412) will be equal to 26h."


und hier noch was zum Quadcore:

"The company also noted that currently, quad-core Opteron processors are only being shipped to specific end-users for validation of stability and robustness of the solution and that the quad-core Opteron CPUs available in the first quarter of 2008 will not have the erratum issue."

Ich hoffe du kannst engl. ansonsten ließ dir halt die ganze News:
http://forum.au-ja.de/viewtopic.php?t=6885

Hier eine ähnliche News:

http://www.golem.de/0712/56432.html

PS: auf "HOT" braucht man gar nicht zu hören. Keiner hat was von 100 Prozent erzählt. high utilisation ist relativ dehnbar. Von 100 Prozent hat aber keiner gesprochen. der bug besteht darin, dass veraltete Daten aus dem TLB des L2 in den L3 gespeichert werden können bevor sie aktualisiert werden. dadurch werden die Daten im l2 und L3 inkonstistent. Das ganze hat also nichts damit zu tun, wie viele Kerne was machen...

 

[gruffi]

Ich spekuliere nicht in der Gegend herum

Ich will mich jetzt nicht streiten, aber genau das machen Eusterw und du. Sry, ist leider so.

sondern du

Nein. Alles was ich mache, ist, Möglichkeiten zu zeigen, die gegen eure sturen Behauptungen sprechen.

Es besteht auch kein Zusammenhang zwischen HT-Takt und dem Bug.

Siehst du, genau das ist wieder so eine Spekulation, die ich schlichtweg für falsch halte. Der Fehler in der TLB Logik führt dazu, dass beim Transfer von L2 (wo der TLB ja sitzt) zu L3 Instruktionen "verkrüppelt" werden können. Der L2 läuft mit Kerntakt, der L3 mit HT-Takt. Da muss logischerweise eine Synchronisierung stattfinden. Insofern hat der HT-Takt Auswirkungen auf den Fehler. Bei einem niedrigen HT-Takt kann es daher möglich sein, dass kein entsprechendes Zeitfenster existiert, welches fehlerhafte Adressen bzw. dirty bits zulässt. Ich sage nicht, dass es so ist, aber die Möglichkeit besteht. Und ich habe bisher noch keine Infos gelesen, die dazu Stellung beziehen. Und du mit Sicherheit auch nicht. Also lass dein herablassendes Getue.

HOT halte ich diesbezüglich für weitaus kompetenter als dich. Deine Ergüsse in der Vergangenheit waren schon alles andere als überzeugend. Und seine Argumentation bezüglich der Kerne ist auch nicht so weit hergeholt. Immerhin ist der L3 ein shared Cache und damit von _allen_ Kernen abhängig. Hier liegst du wieder mal, wie so oft, falsch.

Btw, bei deinen Quellen frage ich mich auch, wie viel Infos, und vor allem korrekte, die wirklich haben.

Update 12/4/07: AMD informs us that Saucier's statement here was incorrect. ...

 

[Eusterw]

@gruffti: Das deine Spekulationen falsch sind, zeigt ja das Verhalten von AMD.

AMD ist es, die den Prozessor (mit EGAL welchem FSB) zurückgezogen haben und diesen nur noch in den Desktop-Markt liefern, dort aber die Mainboard-Hersteller anweisen, den Patch ins Bios zu integrieren.

Ich habe also keine sturen Behauptungen aufgestellt, sondern mich lediglich auf die Informationen welche direkt von AMD kommen berufen.

 

[HOT]

Das heißt, der Bug wird selbst beim stundenlangen kompilieren von Software (ich dachte dabei an Gentoo Linux) nicht in Erscheinung treten?

Exakt. Das BIOS mit TLB Fix gibt es nur aus dem einen Grund, dass AMD rechtlich abgesichert sein muss. Ansonsten hätte man den Bug einfach ignoriert (zu Recht). Das ist kein Pentium Bug oder JPEG Bug (beim AthlonXP damals) oder sowas gavierendes.
Auf dem professionellen Markt und vor allem beim SuperComputing (dafür war der Barcelona insbesondere erstmal vorgesehen) kann vereinzelt Software vorkommen, die massive Thread-Synchonisation bei viel Last nutzen kann, aber selbst hier ist der TLB Bug kaum denkbar. AMD ging dennoch auf Nummer sicher und stoppte die Barcelona Auslieferung bis zum B3.

Eusterw
Der Fix kam wie 100e andere Fixes mit einem µCode Update zum MoBo Hersteller. µCode Updates werden immer in neuere BIOS Versionen mit eingepflegt und das ist absolute Routine. Der Fix ist per BIOS Option deaktivierbar (und das ist auch dringend zu empfehlen), eben weil der Fehler absolut nicht gravierend ist.

 

[silent-efficiency]

@gruffi
lol. wie viele Quellen brauchst du eigentlich um zu sehen, dass deine sogenannten "Möglichkeiten" reine Spekulationen sind, die nichts mit Tatsachen zu tun haben. "Eusterw" hat dir ja dahingehend schon treffend geantwortet.

Das letzte mal ("Ergüsse aus der Vergangenheit") hab ich nur eine Quelle angegeben, weil ich gesehen habe, dass du festgefahren bist und du deine Meinung eh nicht änderst... Diesmal hab ich es noch mal mit dir probiert und mehr Quellen gegeben und wieder blendest du alles aus, was nicht in deine PRO-AMD-Meinung passt. Da du so Quellenresistent bist, werde ich dir keine Quellen mehr angeben. Da du zudem auch noch persönlich wirst und meine Beiträge als Ergüsse bezeichnest, kann ich im Gegenzug auf deine Ergüsse verzichten. Vielleicht wäre es das beste, wenn du mich einfach auf deine ignoreliste setzt. Auf jeden Fall will ich nicht mehr von dir zitiert werden.

 

[gruffi]

@gruffti: Das deine Spekulationen falsch sind, zeigt ja das Verhalten von AMD.

AMD ist es, die den Prozessor (mit EGAL welchem FSB) zurückgezogen haben und diesen nur noch in den Desktop-Markt liefern

Das bestätigt mich vielmehr, da 9500 und 9600 eben _nicht_ zurückgezogen wurden. Und darum ging es ja. Was AMD im Server Segment macht, stand nicht zur Debatte.

dort aber die Mainboard-Hersteller anweisen, den Patch ins Bios zu integrieren.

Zeige mir bitte diese Anweisung.

@gruffi
lol. wie viele Quellen brauchst du eigentlich um zu sehen, dass deine sogenannten "Möglichkeiten" reine Spekulationen sind, die nichts mit Tatsachen zu tun haben. "Eusterw" hat dir ja dahingehend schon treffend geantwortet.

Du scheinst ziemliche Verständnisprobleme zu haben. Lies dir am besten meine Beiträge nochmal durch. Im Gegensatz zu euch, habe ich nirgendwo behauptet, dass meine Spekus der Realität entsprechen.

Diesmal hab ich es noch mal mit dir probiert und mehr Quellen gegeben und wieder blendest du alles aus, was nicht in deine PRO-AMD-Meinung passt.

Was ist an meiner Meinung denn PRO AMD? Nur zur Info, ich bin nicht PRO AMD. Ich habe nur etwas gegen Leute, die alles grundlos schlecht reden oder bewusst falsche Infos verbreiten. So wie das bei Eusterw ist. Ob ihr nun irgendwelche pubertären Intel Kids seid, kann ich nicht beurteilen. Aber es hört sich so an. Alles was ich sage, ist, dass es bisher nirgendwo Infos gibt, die besagen, dass für 9500 und 9600 unbedingt ein BIOS Patch notwendig ist, so wie Eusterw behauptet. Und die von mir genannten Punkte sprechen eben dagegen, dass dies zwangsläufig so sein muss. Was soll daran denn bitteschön PRO sein? An deiner Stelle würde ich mich mal fragen, wer hier festgefahren und kleingeistig ist. Du stützt dich ja so schön auf deine Quellen, nur sagen die diesbezüglich überhaupt nichts aus. Sry, aber dieses Niveau, speziell von dir, der andere Meinungen ignoriert und als Schwachsinn abstempelt (siehe auch HOT), ist echt unter aller Sau. Das ist leider nicht das erste Mal. Werd mal erwachsen Junge!

Da du so Quellenresistent bist, werde ich dir keine Quellen mehr angeben. Da du zudem auch noch persönlich wirst und meine Beiträge als Ergüsse bezeichnest, kann ich im Gegenzug auf deine Ergüsse verzichten. Vielleicht wäre es das beste, wenn du mich einfach auf deine ignoreliste setzt. Auf jeden Fall will ich nicht mehr von dir zitiert werden.

Was denn? Ist da jemand beleidigt? Ich würde es mal mit etwas mehr Sachlichkeit und einem vernünftigen Ton versuchen, dann würdest du vermutlich nicht so harrsche Kritik ernten.

 

[Eusterw]

Also ich geb es auf.

Für mich kommt es so rüber, als ob du mit riesigen "Scheuklappen" rumläufst und einfach nichts sehen/akzeptieren willst, was in irgend einer Weise gegen AMD spricht, egal wie fundiert dieses sein mag.

Da weiter zu argumentieren bringt mir nicht. Sorry...

 

[HOT]

[...] Sry, aber dieses Niveau, speziell von dir, der andere Meinungen ignoriert und als Schwachsinn abstempelt (siehe auch HOT), ist echt unter aller Sau. Das ist leider nicht das erste Mal. Werd mal erwachsen Junge!


Was denn? Ist da jemand beleidigt? Ich würde es mal mit etwas mehr Sachlichkeit und einem vernünftigen Ton versuchen, dann würdest du vermutlich nicht so harrsche Kritik ernten.

Deshalb ist er bei mir auf ignore.

Also ich geb es auf.

Für mich kommt es so rüber, als ob du mit riesigen "Scheuklappen" rumläufst und einfach nichts sehen/akzeptieren willst, was in irgend einer Weise gegen AMD spricht, egal wie fundiert dieses sein mag.

Da weiter zu argumentieren bringt mir nicht. Sorry...

Wo ist denn was bitteschön fundiert? Es ist Fakt, dass ein Normalnutzer diesen Bug niemals erleben wird.

 

[Slavefighter]

Computerbildniveau oder wie...

@Xp_home
Kauf dir nen phenom mit dem besagten bug und TESTE ihn selber
anstatt dich auf seiten zu verlassen ...

Phenom verbaut > und ich habe ihn mit allen BENCHMARKS und AKtuellen GAMES getestet
also eine Umgebung die 85%+ hier nutzen das ganze ohne patch!

Benchmark > 3d mark 01>03>05 >06
Aquamark etc
Games: Crysis > NFS >timeshift >bioschock !

aus langeweile Burn in test,Prime 95 und konsorten

Komischerweise is mir das ding nich einmal abgeschmiert ...

Also is es wohl doch nich so abwägig was hot sagt,zumal ich dem voll zustimme !

Wir User werden never diesen fehler provozieren koennen !
Und logisch das AMd darauf hinweist das die käufer doch bitte den Patch benutzen sollten,erinner dich an damalige jahre wo ein gewisser konkurrent erhebliche rückrufaktionen hatte und dadurch einen finanziellen verlust hatte !

Ausserdem MUSS der hersteller auf fehler hinweisen sons is er belangbar , das könnte nichmal intel finanzieren

Slave

vertrauen is gut..kontrolle is besser

 

[HOT]

Wenn man sich da auf Seiten berufen könnte... es ist ja auch bisher keine Seite und kein Forum bekannt, wo wirklich der TLB Bug nachgewiesen wurde. Ohne ein eigens dafür geschriebenes Programm wird man diesen Bug nicht provozieren können.

 

[MacroWelle]

Folgendes habe ich hier gefunden:

“The case in which this erratum was found was running a particular version of virtualization with a highly specialized work load. In short, it is EXTREMELY unlikely your readers will be able to create a work load that could trip this erratum in the Phenom 9500 and 9600 which are the affected chips. However, AMD felt it prudent to go ahead and protect from any future unforeseen software development and fix the erratum in BIOS immediately. That BIOS fix has been communicated to motherboard manufacturers who are responsible for implementing the fix. Subsequent CPU releases will actually have a new revision of silicon (fixed) and that errata will not exist in those chips (I.E. Phenom9700 and 9900 and replacement models for the current 9500 and 9600).”

Die Kunden, an den der K10-Opteron ausgeliefert wird, verwenden diesen wohl zum rendern, etc. (also nicht für Virtualisierung). Auch wird der Grund für den BIOS-Patch klargestellt - es ist schlicht Vorsicht.

höhere Taktraten und hohe Ausbeute ist noch besser.

Teure Brachialforschung für eine bestehende Architektur und ein bestehendes Fertigungsverfahren ist sehr teuer und rentiert sich nicht, auch nicht beim ASP.

Na dann sind wir uns in dem Punkt ja einig. Vorhin hast du noch gemeint, dass es nicht notwendig sei, den bug durch den Biosupdate zu flicken. Anscheinend ist letztere nur deine Meinung so lange du die CPU selbst nicht kaufen musst. Primaaa!

Nette Unterstellung. Ich brauche im Herbst einen neuen Rechner, bis dahin ist der K10 ausgereift. Dein Vorwurf läuft allerdings gegen die Wand, da ich sowieso nur Linux nutze.

Wenn mir jetzt der Rechner abrauchen würde, könnte ich mir einen K10 im B2-Stepping kaufen und den Linux-Kernel-Patch mitkompilieren, ich bräuchte also absolut kein Biosupdate...tja.

100 Tausende bezieht sich auf Opterons und Phenoms zusammen.

Ja na und? Es werden alle produzierten B2-Chips verkauft.

Das ist mir durchaus bewusst, ändert aber dennoch nichts an der Tatsache, dass AMD schneller getaktete Phenoms rausbringen sollte...

Das wird passieren und das ist auch bekannt. Hardwareversand.de listet den 9700er (2,4 Ghz) übirgens mit Verfügbarkeit ab dem 1.2.2008.

Wollen wir wirklich weiterhin bei dem komischen Zitatenstill bleiben?

Ja.