[Retro] Halbleitertechnologie und Herstellungsverfahren

Candy_Cloud

Vice Admiral
Registriert
März 2015
Beiträge
6.671
Ich möchte auch in diesem Thread gerne von Zeit zu Zeit ein bisschen mitnehmen in den Bereich der Halbleiterherstellung.
Ich nenne Es absichtlich Retro da ich in einem Umfeld gelernt und gearbeitet habe, welches damals 2008 schon als veraltet galt.

Ich muss dabei alles was ich so aufschreibe immer prüfen, da ich natürlich keine Geheimnisse ausplaudern darf.


In diesem Ersten Betrag stelle ich auch mal die Fab vor und was dort so gemacht wurde.

Ich habe Mikrotechnologie mit dem Schwerpunkt Halbleitertechnik gelernt bei der Robert Bosch GmbH in Reutlingen.
In Reutlingen wurde damals eine 150mm 6-Zoll Waferfertigung gefahren. Ich bin dort gegangen kurz bevor das neue 200mm 8-Zoll Werk eröffnet wurde.

Das 150mm Werk hatte eine permanente Stromaufnahme von 6MW. Gefertigt werden dort Chips für die KFZ Industrie so wie Sensoren die teilweise in euren Handys sind.
Retro ist das ganze deshalb, in dem KFZ Bereich müssen die Chips oft höhere Ströme und Spannungen aushalten. Daher sind die kleinsten Strukturen so im Bereich 300nm oft >1µm. Dementsprechend sind die Maschinen auch alle älteren Datums.
Während meiner Zeit dort wurden die ersten Belichtungen immer noch auf Proximity 1:1 Canonbelichtern gemacht. Damit wurden die Marken für die Steppbelichter erzeugt. Zur Lithographie später mehr.


Das Ziel dieser Fertigung war Ausbeute und nicht den schnellsten Chip zu erzielen. Die Ausbeute auf 150mm lag so bei 98%. Das Englische Wort dazu ist yield. Könnt ja mal im Netz suchen ob ihr da Werte finden könnt von den großen Fabs mit 300mm Wafern und 7nm. Die sagen dazu nix weil die Ausbeute sehr gering ist. Die 98% bei Bosch sind kein Geheimnis. Die Zahlen stehen in der Fab überall an der Wand.


Was hat mich dazu bewegt in diesen Bereich zu gehen? Die Vielfalt. Man hat es mit Physik und Chemie zu tun und begegnet Chemikalien die man sonst nirgendwo finden würde. So Zeug wie Trichlorsilan oder Hexamethyldisilazan (HMDS ein Haftvermittler für Photolacke).



Jetzt dürft ihr mir sagen, wollt ihr das Thema mehr in der Reihenfolge haben wie die Prozesse stattfinden quasi vom Anfang (Quarzsand) bis zum Ende? Oder wie ich Lust dazu habe?

Wünsche euch ein schönes Wochenende.
 
  • Gefällt mir
Reaktionen: The Sandman, konkretor, andi_sco und 2 andere
Willkommen im Club, ich habe Mikrotechnologe von 2000-2003 bei Infineon in München gelernt. Schwerpunkt Maskenherstellung. Inzwischen bin ich als Field Service Engineer in Taiwan (hauptsächlich TSMC) tätig.
 
  • Gefällt mir
Reaktionen: Zarlak, Hexxxer76, The Sandman und 3 andere
ok, ich habe an der Uni (nach dem Vordiplom Fachrichtung Mikrolektronik/Rechnerarchitektur) Ende 80er/Anfang 90er noch gelernt, dass man niemals unter 1µm (1000nm) kommen wird, halt wegen der Wellenlänge des Lichts. Dass man mal mit etwas anderem als "normalen Licht" belichtet, konnte sich der Professor damals nicht vorstellen und 1µm war ja auch schon "unvorstellbar klein".
da spielen ja auch noch andere Dinge rein. Je kleiner die Fläche wird, desto kleiner auch der Bereich über den man die Abwärme los wird. Da muss man eben sehen, dass die entsprechend sinkt. Und selbst das Bonding (Verbindung vom Die zu den Pins) war damals ein Problem! Aufgrund der kleineren Strukturen konnten immer mehr Funktionen auf einen Chip gepackt werden und die müssen ja auch irgendwie kontaktiert werden...

den Yield von Chips für den KFZ Bereich und "normale Konsumertechnik" kann/sollte man vielleicht nicht vergleichen. Die Chips werden ja schon mit einem ganz anderen Ziel (gerade was die Lebensdauer angeht, aber auch "Strahlungssicherheit", Resistenz gegen Überspannungen usw. usf.) designed.
 
  • Gefällt mir
Reaktionen: Hexxxer76, The Sandman, andi_sco und eine weitere Person
Ja man kann das nicht direkt vergleichen.

Aber man sollte sich als Konsument Gedanken machen, was für einen Fußabdruck diese Chips hinterlassen. Seien es gefährliche Abwässer oder Abgase... Vom CO2 ganz zu schweigen. Taiwan ist nicht gerade dafür bekannt seinen Strom CO2 neutral oder ohne Atommüll zu erzeugen.
Sichern ist das auch in Deutschland nicht der Fall. Aber gerade die geringe Nutzungsdauer diverser Konsumgüter lässt mich oft zweifeln ob wir Menschen wirklich so smart sind wie wir immer denken.

Man denk halt anders darüber wenn man z.B. wegen eines Gasrückschlags mit einem toxischen Gas per Räumungsalarm aus der Fab rennt.
 
  • Gefällt mir
Reaktionen: andi_sco
Candy_Cloud schrieb:
Jetzt dürft ihr mir sagen, wollt ihr das Thema mehr in der Reihenfolge haben wie die Prozesse stattfinden
Hallo,
wenn du so ein Thema erstellen willst dann in der Abfolge der Produktionsprozesse, macht meiner Meinung nach sonst wenig Sinn da Querbeet zu schreiben.
 
  • Gefällt mir
Reaktionen: konkretor, andi_sco und Candy_Cloud
Candy_Cloud schrieb:
Das Ziel dieser Fertigung war Ausbeute und nicht den schnellsten Chip zu erzielen. Die Ausbeute auf 150mm lag so bei 98%. Das Englische Wort dazu ist yield. Könnt ja mal im Netz suchen ob ihr da Werte finden könnt von den großen Fabs mit 300mm Wafern und 7nm. Die sagen dazu nix weil die Ausbeute sehr gering ist. Die 98% bei Bosch sind kein Geheimnis. Die Zahlen stehen in der Fab überall an der Wand.

Die Ausbeute sollte auch sehr stark vom Circuit Design und dessen Komplexität abhängen. Das nur mit dem Prozess zu begründen finde ich etwas kurz gegriffen.
 
  • Gefällt mir
Reaktionen: andi_sco und Candy_Cloud
@audiophob

Jaein.

Man kann auch mit den Prozessen die ich kenne extrem komplexe Schaltkreise herstellen.

Die Fertigungsgröße ist ein Punkt, es gibt aber sehr viele Effekte die die Prozesse für 7nm extrem viel anfälliger machen. Z.B. Ätzen Plasmaätzer nicht 100% homogen sondern eher so 60-70%. D.h. 30-40% der Chips werden nicht sauber geätzt etc.. Also da ist schon auch viel was die Herstellung verhaut und nicht das Chipdesign.
 
  • Gefällt mir
Reaktionen: andi_sco
Candy_Cloud schrieb:
Jetzt dürft ihr mir sagen, wollt ihr das Thema mehr in der Reihenfolge haben wie die Prozesse stattfinden quasi vom Anfang (Quarzsand) bis zum Ende?

Bitte in der Reihenfolge, so kann das jeder besser nachvollziehen :)

Und Danke für die Einführung
 
  • Gefällt mir
Reaktionen: Candy_Cloud
Candy_Cloud schrieb:
@audiophob

Jaein.

Man kann auch mit den Prozessen die ich kenne extrem komplexe Schaltkreise herstellen.

Die Fertigungsgröße ist ein Punkt, es gibt aber sehr viele Effekte die die Prozesse für 7nm extrem viel anfälliger machen. Z.B. Ätzen Plasmaätzer nicht 100% homogen sondern eher so 60-70%. D.h. 30-40% der Chips werden nicht sauber geätzt etc.. Also da ist schon auch viel was die Herstellung verhaut und nicht das Chipdesign.


Erstmal was ist Yield? Die gefertigten Chips werden in einem Tester getestet und der gibt grünes Licht wenn alles so funktioniert wie es laut Test Plan soll.
Schwankungen oder Defekte im Prozess haben da nur indirekten Einfluss drauf: Ein Defekt im Prozess heißt nicht automatisch dass der Chip nicht funktioniert.
Schwankungen in der Fertigung können durch „robustes“ Circuit Design durchaus toleriert werden.

Ich finde dein Thema sehr interessant, schreib gerne mehr:daumen:
 
Zuletzt bearbeitet:
  • Gefällt mir
Reaktionen: Candy_Cloud, andi_sco und konkretor
@audiophob

Perfekt, es ist immer gut jemanden zu haben der mit einem das Thema diskutiert um mögliche Ungenauigkeiten zu klären 👍
 
Candy_Cloud schrieb:
Aber man sollte sich als Konsument Gedanken machen, was für einen Fußabdruck diese Chips hinterlassen.
die erste Fab, die ich mal live sehen durfte (leider nur von draußen auf dem Gelände) war die Fab22 in Chandler/Phoenix AZ. Neben den ganzen Sachen die du schon aufgeführt hast, benötigt man halt auch noch verdammt viel Wasser und was gibt es dort in der Gegend gar nicht? Genau, Wasser...
das hält die Amis aber nicht davon ab, das Gebiet besonders zu fördern und dort eine Chip Fab zu bauen (was soll man da auch sonst viel anderes machen? ;) )

noch kurz zum Yield. Genaue Zahlen werden da ja tatsächlich unter absoluter Geheimhaltung gehalten.
ich habe aber mal "nebenbei" mit mitbekommen (bei der Übernahme der Infinion Mubilfunksparte durch Intel) wie viel Aufwand die (Ex-Infineons) in Regensburg treiben, um beim Yield nicht hoffnungslos unterzugehen. Da sind sogar die Test- und Rechen/Statistikmethoden geheim, wie sie während der Fertigung Samples untersuchen, um anbahnende Probleme möglichst frühzeitig zu erkennen.
damit rechnen sie sich dann auch den Yield schön, indem man nur das als Ausschuss deklariert, was beim allerletzten Prozessschritt in die Hose geht. Alle anderen Fehler werden dann als "erfolgreiche Wareneingangsüberprüfung" abgetan ;)
also selbst wenn man mal an solche Statistiken kommen sollte, kann man denen nicht trauen wenn man nicht ganz genau die Hintergründe kennt, bzw. sie nicht selber gefälscht hat...

am Ende ist es aber auch eine Abwägung, wie man an die Sache heran geht. Wenn man die Fertigungs Kapazitäten hat und es einem "nur" auf einen hohen Yield ankommt, dann testet man halt wie wild und hält zwischen den Schritten die Prozesse an, bis alle Eventualitäten geklärt sind. Oder man fertigt lieber durch und schmeißt am Ende ein paar Chips vom Rand weg, "nur" um möglichst schnell an so viele gute aus der Mitte zu kommen wie geht (etwas übertrieben).
 
  • Gefällt mir
Reaktionen: andi_sco und konkretor
@andi_sco
Doch mit Sicherheit.

Allerdings muss ich gerade privat zurückstecken. Daher muss ich die verbleibende Zeit gut einteilen.
Habe allerdings noch 10 Tage Urlaub offen. In der Zeit kann ich hoffentlich ein paar Beiträge vorarbeiten.
 
  • Gefällt mir
Reaktionen: konkretor und andi_sco
Zurück
Oben