bensen schrieb:
Dann zitiere mal den Wortlaut, der das aussagt. Es ist sehr wahrscheinlich, aber es wurde afaik nicht explizit gesagt.
So wie AMD es gesagt hat, kommt AMD nicht mehr aus der Sache raus.
Als AMD dieses Commitment gegeben hat, waren alle Entscheidungen zu Zen 6 bereits getroffen, inklusive Plattform. Also wäre zu beschließen Zen 6 auf AM6 zu bringen und dann so eine Aussage zu träfen selten dämlich.
AMD kann sich aus "New Ryzen Processors" nicht mit Wortklauberei rauswinden. Wenn AMD 2026 Zen 6 nicht auf AM5 bringen sollte, würde es von allen als Wortbruch aufgefasst werden. Und damit auch die neue Plattform beschädigen. Und das war AMD vollkommen bewusst, als sie das Commitment für AM5 verlängert haben.
bensen schrieb:
Sind ja trotzdem neue CPUs, auch wenn es keinen neue Technologie ist.
Alles was nach dem 5800X3D kam, waren Binnings oder teildeaktierte Varianten von bereits releasten Dies. Ein paar SKUs waren sinnvoll. Viele nicht. Gerade die XT die AMD zur Computex 2024 veröffentlicht hat, waren eine Farce.
bensen schrieb:
Man ist in Sachen IO schon deutlich hinter Intel zurück. Chipsatzanbindung und TB/USB4.
Chipsatzanbindung kann man mit dem Wechsel auf PCIe 5.0 noch mal erhöhen.
Die Umstellung auf PCIe 5.0 in der Chipsatzanbindung erfordern keine neue Plattform mit neuem Sockel. Es gibt neue Boards mit einem neuen oder aufgepimpten "Chipsatz".
Die Anbindung der beiden Promontory im Daisy Chain und in PCIe 4.0 als einzige Option für X670E, war schon beim Release ein Unding. Vor allem wenn man die komplett abgehobenen Preise viele 670E Boards gesehen hat.
Aber noch viel Ärgerlicher ist es wie wenige der Boards, die die GPU mit PCIe 5.0 anbinden, den GPU Slot in 8-8 oder 8-4-4 aufteilen können. 8-8 in 2 PCIe-Slots ist immer noch sehr teuer.
Wenn man die beiden Promontory 21 über eine 4 x PCIe 5 auf 8 x PCIe 4.0 Weiche an den SoC anschließen könnte, wären die vollen 16 PCIe 4.0 Lanes der beiden Promontory 21 verfügbar und außerdem wäre es kein so offensichtliches Nadelöhr.
bensen schrieb:
Wenn sie Thunderbolt/USB 4 auf die Lanes von USB 3 legen können, wäre das auch okay.
Das war ein Debakel mit Ansage. Als Ryzen 7000 kein USB4 hatte, war ich mir beinahe sicher, dass es auch bei den APUs mit USB4 nicht funktionieren würde. Und so kam es auch. Nicht einmal die 800er Boards, die nach Phoenix veröffentlicht wurden, führen die USB4 Ports von Phoenix als USB4 raus.
Wenn man sich das Pinout von AM5 ansieht, dann sind die USB4 Signale eigentlich da. Und trotzdem werden die beiden USB4 Ports von Phoenix zu USB 3.2 down graded.
bensen schrieb:
Ansonsten wird man da weiterhin weit zurückliegen. Zumindest für das obere Preissegment nicht so ideal.
Ganz ehrlich, ich bin von AM5 nicht beeindruckt.
Die einzige Stelle an der PCIe 5.0 wirklich notwendig wäre, ist in PCIe 4.0 ausgeführt.
Nicht dafür zu sorgen, das USB4 auf den Boards funktioniert, wenn es der SoC unterstützt, ist ein massiver Fehler. Vor allem wenn man vorhat die Plattform lange zu behalten.
Ich finde es gerade im unteren Preissegment ärgerlich, da man dort APUs mit USB4 Host verbaut. Im oberen Preissegment haben sie jetzt ja die X870E/X870. Was natürlich die Situation mit den PCIe Lanes weiter verschlechtert.
Icke-ffm schrieb:
AM5 unterstützen schließt aber die Einführung eines neuen Sockels auch vor DDR6 nicht aus, und gerade das SI könnte zb ein grund sein. AMD könnte einen AM6 mit Quad Cannel SI für DDR5 die Zen4/5/6 CPUs auch für diesen Sockel bringen, braucht nur einen neuen IOD ,
Gibt es doch schon, sogar 2 Mal TRX5 und FP11.
Icke-ffm schrieb:
support bis x wenn DDR6 final ist ...
ein neuer Desktop Sockel der das ebenso kann und eben teuer ist einzuführen ist kein Problem,
Das ist alles vollkommener Unsinn.
Dass eine teuere Plattform einzuführen ein gewaltiges Problem ist,sieht man an TRX50, es gibt im Preisvergleich nur 4 Mainboards. Strix Halo hat von den klassischen OEMs bisher 3 Designs. Dazu Framework.
Die chinesischen PC Hersteller hauen viele Kisten raus, weil Strix Halo durch den großen Grafikspeicher für AI taugt.
Icke-ffm schrieb:
ob es Wirtschaftlich ist, steht dann eben auf einem anderen Blatt.
Es Dir also selbst aufgefallen dass Du, vollkommenen Unsinn schreibst.
Was im Kerngeschäft nicht wirtschaftlich ist, machen Unternehmen nicht.
Convert schrieb:
Dass das angeblich an den OEMs liegt, ist deine Vermutung.
Richtig, es ist meine Vermutung.
Convert schrieb:
Beim Lunar Lake wird ja das Packaging von TSMC gemacht.
Wusste ich nicht. Könnte ein Argument sein, weil es mit dem Silizium-Interposer zu teuer wird. Es ist unklar wann der Glassinterposer zur Verfügung steht.
Convert schrieb:
Es ist ja nicht so, dass OEMs den Speicher selbst herstellen.
Natürlich nicht. Aber den Speicher selbst einkaufen zu können gibt den großen OEMs mit großen Einkaufsvolumen mehr Spielraum.
Convert schrieb:
Ich persönlich sehe Strix Halo als eine Art Vorprojekt/Pipe Cleaner für Zen 6-CPUs. Man wollte hier das neue Packaging testen, dass man beim Zen 6 in Masse dann umsetzen will.
Das ist ganz sicher ein ganz wichtiger Grund, warum dieses Projekt umgesetzt wurde.
Strix Halo hat zwar nur wenige Designs aber ansonsten einen riesen Auftritt hingelegt. Es ist ein Statement in dem sich AMD von Intel absetzt. Auch dies wird AMD bewusst gewesen sein.
Mit AI haben hat AMD in dem Maße wohl bei der Produktfreigabe nicht gerechnet, sonst wäre RDNA4 in Strix Halo gelandet.
RKCPU schrieb:
DDR6 bringt etwa Faktor 2, LPDDR6x und 192 statt 128 Bit eher Faktor 3,2-3,4 an Bandbreite, also ideal für performante APU's.
Der LPDDR6 Standard ist noch nicht veröffentlicht, der dIOD von Zen 6 ist unter Garantie schon fertig.
Also wie soll das funktionieren? Zeitmaschine?
Deine Rechnung zur Bandbreite ist ziemlich optimistisch. Vor allem weil mit LPCAMM ein Abschlag verbunden ist.
RKCPU schrieb:
Aber auch mit nur 96 Bit wäre man noch schneller als DDR5 in 128 Bit.
Es gibt Bandbreite und Latenz.
RKCPU schrieb:
LPCAMM2x und CU Schaltungen im Desktop könnte einen überragenden Socket AM6 ergeben, oder?
Einfach nur DDR6 Riegel wäre nur zäher Socketwechsel AM5 zu AM6.
Du weißt doch gar nicht was DDR6 bringt. Was soll dann so eine Aussage?
Vor allem nachdem LPCAMM2 bisher ein Totalausfall ist.
Es würde mich sehr wundern wenn es bei LPDDR so etwas, wie die externen Clocks wie bei den CUDIMMS geben wird, weil die einzelnen Kanäle immer von Package.
Icke-ffm schrieb:
hoffe mal AMD bringt den noch vor Zen6 Ideal wäre bis spätestens 14.10.25
Der neue IOD kommt mit Zen 6. AMD behält den IOD über 2 Generationen bei, weil ein neuer IOD einen großen Aufwand bei der Plattformvalidierung verursacht. Nur den IOD zu wechseln und die CCDs beizubehalten ist angesichts des erforderlichen Aufwands nicht zielführend.
Das Thema Support Ende Windows 10 ist schon durch. Was jetzt noch nicht auf dem Markt ist, kommt zu spät.