Fertigungsverfahren: TSMC setzt ab 2 nm auf Gate-all-around (GAA)

Bei 3 nm will TSMC den Schritt zu neuen Fertigungsverfahren noch umgehen, bei 2 nm kommen sie aber nicht mehr daran vorbei: GAA übernimmt. Damit folgt TSMC seinem Mitbewerber Samsung, der das seinerseits MBCFET (Multi Bridge Channel FET) genannte GAA-Verfahren bereits ab kommenden Jahr nutzen will.

Laut Medienberichten aus Asien hat TSMC dabei die sogenannte Pathfinding-Phase hinter sich gebracht, der Hersteller weiß demnach, wie er das übernächste Fertigungsverfahren angehen will. Nun folge die Entwicklungsphase, in der die Theorie auch in die Praxis umgesetzt werden muss. Bis 2023 soll der 2-nm-Prozess serienreif sein. Bei 3 nm, dem nächst folgenden Prozess nach der aktuellen Markteinführung von 5 nm, wird TSMC das bisher bekannte FinFET-Verfahren noch einmal optimieren und weiter nutzen.

Gate-All-Around (GAA) ist in der Basis dem heute gängigen FinFET sehr ähnlich, aber anstatt „nur“ von drei Seiten, soll – wie der Name schon vermuten lässt – das Gate-All-Around die Nanowires komplett umschließen und so den quasi „perfekten Transistor“ ermöglichen. Zusammen mit neuen Fertigungsmethoden und Packaging-Verfahren sollen die Chips der Zukunft entstehen.