News 192-GByte-Module: SK Hynix fertigt SOCAMM2 auf LPDDR5X-Basis im 1c-Prozess

[duklum]

Es sind 48 GB pro package, es sind 16 Die mit jeweils 3 GB verbaut.

Aha, das sind sozusagen multi-die-stacks als package, verstehe, danke.

Es sind 128 bit je SOCAMM2 Modul. Da LPDDR5X nur 16 bit je Kanal hat sind das 8 Kanäle. Mit LPDDR6 werden 8 Kanäle 192 bit ergeben.

OK, also je mehr bit pro modul gehen, muss man dann entsprechend mehr DDR5 dies auf das modul packen um die maximale bandbreite des moduls auszunutzen. Bei SOCAMM2 müssen darum die dies zwangsläufig gestapelt werden.
Bedeutet auch, dass ein SOCAMM2 modul mit 128bit die gleiche "bitrate" wie zwei DDR5 DIMMs a 64bit ergeben würde.

 

[Mordekai2009]

192 GB LPDDR5X auf ein winziges SOCAMM2 Modul ist echt der Hammer...

 

[FrozenPie]

Aha, das sind sozusagen multi-die-stacks als package, verstehe, danke.

Gestacked eigentlich nicht, eher 16 dies in einer 4x4 Matrix planar innerhalb des Packages angeordnet. Zumindest wäre wohl ein Stacking viel zu aufwendig und würde neue Probleme (Thermal, Signal, parasitäre Schaltungen, usw.) schaffen.

 

[Volker]

Zu LPMRDIMM habe ich bisher nichts weiteres gefunden.
Es gibt noch weitere Erwähnungen von DDR6 in den Abstracts, daraus schließe ich das DDR6 nur verschoben und nicht beerdigt ist.

LPMRDIMM hör ich auch zum ersten Mal.
Und ja, DDR6 kommt nur waaaaay später.

 

[duklum]

Gestacked eigentlich nicht, eher 16 dies in einer 4x4 Matrix planar angeordnet.

Echt? Na dann hätte die Flächendichte gegenüber den Dies auf unseren DIMM-Modulen aber echt nen riesigen Sprung gemacht.

 

[FrozenPie]

@duklum
Ein ziemlich gutes runterbrechen der LPDDR5 Thematik (physische Struktur) kannst du hier finden, da ist das ganze auch bildlich beschrieben

 

[ETI1120]

Aha, das sind sozusagen multi-die-stacks als package, verstehe, danke.

Das ist von Micron, das Bild zeigt allerdings 8 Dies um mit 32Gb LPDDR5x Dies und 4 Packages auf dem Modul auf 256 GByte zu kommen müssen die 16 Dies stapeln.

Die werden wohl irgendwann in diesem Jahr in HVM gehen.

Bei SOCAMM2 müssen darum die dies zwangsläufig gestapelt werden.
Bedeutet auch, dass ein SOCAMM2 modul mit 128bit die gleiche "bitrate" wie zwei DDR5 DIMMS a 64bit ergeben würde.

LPDDR5 SDRAM ist grundsätzlich gestapelt. Denn sonst wäre Packagekapazitäten von bisher bis zu 16 GByte mit 2GByte Dies nicht möglich.

Was jetzt passiert, dass die Kapazität je Die auf bis zu 4 GByte (32 Gb) ansteigt und bis zu 16 Dies gestapelt werden. Wie man oben auf dem Bild sieht sieht werden die Dies mit Wirebonding angeschlossen.

 

[FrozenPie]

Das ist von Micron, das Bild zeigt allerdings 8 Dies um mit 32Gb LPDDR5x Dies und 4 Packages auf dem Modul auf 256 GByte zu kommen müssen die 16 Dies stapeln.

Also doch gestapelt? Interessant... Alle anderen Visualisierungen, die ich gesehen hatte bisher, waren entweder planar oder maximal hybrid (gestapelt + planar verteilt). Kann aber auch sein, dass ich mit 3D-DRAM durcheinander gekommen bin.

 

[input_iterator]

LPDDR_x hat schlechte Latenzen, für Telespiele taugt das nicht.

Das spielt schlichtweg in den meisten Fällen keine Rolle, da es kaum messbare Auswirkungen hat und wirklich nur in stark CPU limitierenden Spielen ausschlaggebend ist. Da fallen andere Faktoren CPU und GPU Leistung deutlich mehr ins Gewicht.

 

[IDontWantAName]

Wieso hat man nicht einfach normalen DDR5 RAM optimiert?!

weil die jetztigen Kontakte im RAM Slot der Schwachpunkt bei hohen Frequenzen sind. Deshalb konnte Framework auch nur verlöteten RAM bei ihrem Desktop PC nutzen und keinen normalen RAM. Optimierung gab es ja als CU DIMM.

 

[Matthiazy]

Die Silicon Gang behauptet neben einigem Science Fiction zu Zen 7, dass Zen 8 auf AM6 kommt und AM6 LPDDR6 verwendet. Aber Achtung die haben auch erzählt Zen 5 hat eine mindestens 30 % höhere IPC als Zen 4 und der 9950X kostet 999 USD.

Schauen wir Mal was die Zukunft bringt:
Anhang anzeigen 1723045

https://www.jedec.org/jedec-server-cloud-ai-2026

Zu LPMRDIMM habe ich bisher nichts weiteres gefunden.
Es gibt noch weitere Erwähnungen von DDR6 in den Abstracts, daraus schließe ich das DDR6 nur verschoben und nicht beerdigt ist.

Also am 13.Mai wissen wir mehr über den DDR6 Releasezeitpunkt ?

 

[ETI1120]

@Matthiazy Nein.

Es gibt keinen Vortrag mit DDR6 im Titel.

DDR6 wird in 3 Abstracts erwähnt. Das ist alles.

Vor DDR6 kommt auf alle Fälle noch DDR5 MRDIMM Gen 3 mit bis zu 17.600 MT/s.

Der Zeithorizont 2030+ kristallisiert sich immer mehr heraus.

 

[STM64]

Weißt Du was der Trick bei MRDIM ist. Hier bekommen die wohl bis zu 12.800 und wollen in Zukunft auf bis zu 17.600. Kann der Data Buffer besser mit den Signalen umgehen?

Leider nicht. Mittlerweile bin ich auch selbst bei einem IP-Anbieter. Da bekommt man leider nicht mehr so viel mit.