News 2 × 2,5 Bit = 5 Bit: SK Hynix will PLC-NAND so schnell wie TLC machen

[RKCPU]

Der Preisverfall bei SSD's wird nur mit höherer Speicherdichte kompensierbar werden. Und dies für >90% des Weltmarktes.

 

[scooter010]

@Rickmer
Wissen kann ich es nicht.
Ich habe die Technologie aber folgendermaßen verstanden:

Man hat fest gestellt, dass man in einer Zelle 6 ("2,5" Bit) Spannungslevel deutlich besser ablegen kann als 8 (3 Bit) mit deutlich geringen Nachteilen ggü. 4 (2 Bit) Spannungsleveln pro Zelle.
Daher kombiniert man im Controller oder gar in Hardware im Silizium des Speichers 2 physische zu einer logischen Zelle.

Da aus meiner Sicht "nur" zwei physische Zellen kombiniert werden, ergibt sich da keine Platzersparnis auf dem Die. Die ergibt sich nur dadurch, dass man die bisher "nutzlose" Kapazität von 0,5 Bit/Zelle nun nutzbar macht.

Sollte man diese Art "Doppelzellen" kleiner bekommen als "normale", warum werden dann nicht grundsätzlich alle Zellen so hergestellt, egal ob sie eine ungerade Speicherkapazität haben?!
Ich bleibe dabei: 25% zusätzliche Speicherdichte (4->5 Bit pro zwei physische Zellen) bei ?% (wahrscheinlich kleiner 20%) mehr Platzbedarf auf dem Die für die Logik, um aus zwei Zellen eine logische zu machen.

 

[Tzk]

Warum macht man nicht anstelle von 2,5+2,5 = 6x6=36 >2^5
Einfach das ganze noch einen Schritt weiter mit 2+2+2=4x4x4=64=2^6
Damit hätte man 6bit mit 12 Schreibvorgängen?

Schreibvorgänge ist hier das falsche Wort, denn die Zelle wird nur einmalig geschrieben. Spannungslevel ist das richtige. Beim einmaligen Schreiben bekommt die (Halb-)Zelle einen von 6 Leveln und speichert damit maximal 6 Zustände.

Ja, man könnte 2+2+2 machen, aber dann hättest du drei MLC Zellen um eine HLC zu simulieren. Ich gehe davon aus, das der Weg eher über 3+3 Bit (-> 8x8 = 64) gehen wird, also zwei vollwertige TLC für eine HLC.

Sollte man diese Art "Doppelzellen" kleiner bekommen als "normale", warum werden dann nicht grundsätzlich alle Zellen so hergestellt, egal ob sie eine ungerade Speicherkapazität haben?!

Vermutlich weil die Technologie noch in der Entwicklung ist. Immerhin muss(te) das erstmal jemand erfinden und es muss zuverlässig funktionieren. Aber ja, ich sehe auch das man das Spiel weiter treibt und wir später 3+3 sehen werden.

 

[Miuwa]

klingt eben erstmal wie eine phyikalisch korrekte Aussage

Ist es ja auch. Wie vorher schon vorgerechnet wurde entsprechen 6 Zustände Log(6)/Log(2) = 2,58 Bits an Information.
Da am Ende nicht alle möglichen Kombinationen aus beiden Halbzellen genutzt werden, werden effektiv 2,5 Bit an Information gespeichert.

 

[Araska]

MLC, oder TLC mit DRAM Cache + SLC Cache, alles andere kauf ich nicht.

Oh, ich nehme auch TLC mit DRAM ohne SLC-Cache, wenn das Konstrukt durch genug Parallelität schnell genug ist...

 

[Miuwa]

Ich bleibe dabei: 25% zusätzliche Speicherdichte (4->5 Bit pro zwei physische Zellen) bei ?% (wahrscheinlich kleiner 20%) mehr Platzbedarf auf dem Die für die Logik, um aus zwei Zellen eine logische zu machen.

Bin mir nicht ganz sicher ob ich verstehe, worauf du dich beziehst.
Derzeit enthalten zwei TLC Zellen 6 und zwei QLC Zellen 8 Bit. Das ganze geht nur auf, wenn die neue Doppelzelle mit insgesamt 5 Bit, Insgesamt nicht - oder zumindest nicht deutlich - mehr Platz braucht als eine einzelne TLC/QLC-Zelle.

Deinen Post habe ich aber so verstanden, als ob du davon ausgehst, dass da einfach zwei klassische (TLC/QLC) Zellen zusammengeschaltet werden. Aber dann würde man auf dem gleichen Platz wo vorher 6 oder 8 Bit untergebracht wurden jetzt nur noch 5 Bit unterbringen.

 

[Straputsky]

Pro „Site“ werden 2,5 Bit gespeichert, wofür lediglich 6 unterschiedliche Spannungen nötig sind. Zusammen ergeben sich 5 Bit bei nur 12 zu unterscheidenden Spannungsleveln.

Ich frage mich, ob das so richtig ist? Wenn ich die Seiten wirklich getrennt voneinander ansprechen kann, dann müsste die Rechnung doch eigentlich 6+6=6 lauten. Denn nur das Maximum wird benötigt.

Auch das 2,5 Bit verwirrt. Ich dachte erst, sie würden das intern in 3+2 Blöcke aufteilen. Für die Produktion wäre es günstiges PLC, und über die interne Verwaltung dann eine virtuelle Kombination aus TLC+MLC. Hätte den Vorteil, dass man Erkenntnisse aus der TLC und MLC Fehlerkorrektur weiter verwenden kann. Für HLC hätte man dann TLC+TLC, usw. über 7-Bit-Zellen bis hin zu 8-Bit-Zellen (quasi QLC+QLC) wäre dann schon alles abgedeckt. Für 2,5 Bit bräuchte ich eine komplett neue Logik.
Wäre dem aber so, bräuchte ich 8+4=8 Spannungslevel und nicht 6, wie auf der Folie angepriesen. Entweder das Marketing läuft hier mal wieder etwas Galopp oder sie haben wirklich einen revolutionär neuen Ansatz.

Jedenfalls klingt es interessant. Ich hoffe die niedrigere Anzahl an nötigen Spannungsleveln kommt der Haltbarkeit zugute.

 

[Telechinese]

Warum dieses "herumpfuschen" mit mehr als 1-2 Bits pro Zelle?
Ja klar - Speicherdichte heißt das Zauberwort...
Gut... und wo sind jetzt die 8-16TB SSDs?
Genau... 🤪🤣

 

[Ozmog]

Hmm, könnte mir vorstellen, dass die geteilte Zelle dann einmal mit positiver und einmal mit negativer Spannung arbeitet, um dann den Wert zu erhalten. Dieses Halbzellen werden keine vollwertigen Zellen sein, da sie alleine dann so gesehen keine verwertbare Information enthalten. Also direkt ausgedrückt enthält damit eine Halbzelle weder 2,5 Bit noch zwei ganze Bit, sondern zusammen genommen dann eben die 5 Bit, 2,5 Bit ist dann die "Marketing-Vereinfachung"

Statt also 32 Ladezustände zu unterscheiden, wird dann der Zustand von der Kombination aus zwei mal 6 Ladezuständen abgefragt.

Statt also zu sagen:
Zustand 1 = 00000
Zustand 2 = 00001
Zustand 3 = 00010
Zustand 4 = 00011
...
Zustand 32 = 11111

Wird es beispielsweise:
Z -1 + Z +1 = 00000
Z -1 + Z +2 = 00001
Z -1 + Z +3 = 00010
...
Z -6 + Z +2 = 11111

Das macht dann Sinn, wenn die Halbzellen eben keine Vollwertigen Zellen sind, sondern sich Elemente miteinander Teilen, sodass sie nicht viel mehr Platz als eine QLC-Zelle benötigen, möglicherweise sogar noch weniger. Wie die Zellen Physisch aussehen, weiß ich natürlich nicht.

Für den Controller müssten da Praktisch zwei Werte pro Zelle auflaufen, die dann eben nur 6 Ladezustände enthalten.

Muss natürlich nicht unbedingt Plus und Minus sein, kann ja genauso gut auf anderem Potential liegen, Halbzelle A +1 bis +6 und B +7 bis +12. Bleibt aber bei zwei Werten.

 

[blackiwid]

Gut... und wo sind jetzt die 8-16TB SSDs?
Genau... 🤪🤣

Versteh die Aussage / Anspielung was auch immer das ist nicht ganz, ja es gibt ja schon 8TB mindestens 16gb an sich auch weiß nur nicht ob es die auch schon für m.2 gibt grad zu faul zu googlen.

Durch solche Technik wird das aber bezahlbarer, also was gibts da so komische Lach Emojis, das es die nicht heute sondern erst in Monaten oder 1 Jahr gibt oder was ist das Problem?

Ja ist spannend wie bei Flash alle 2-3 Jahre mehr Innovation zu sehen ist wie bei Festplatten in 10-15 Jahren. In spätestens 2 Jahren sind Festplatten tot für Endkunden außer vielleicht irgendwelche Nischen die 30-40TB Festplatten brauchen.

 

[Ozmog]

Warum dieses "herumpfuschen" mit mehr als 1-2 Bits pro Zelle?
Ja klar - Speicherdichte heißt das Zauberwort...

Problem daran ist, dass sich mit jeder Bitstufe der Zugewinn reduziert der Aufwand dafür aber jedes mal verdoppelt. Von SLC auf MLC gab es eine Verdoppelung des Speichers für eine Zelle bei auch nur doppelt so viele Ladungszuständen. Von MLC zu TLC sind es 50% mehr Speicher bei wiederum 100% mehr Ladungszustände. QLC nur noch 33% mehr Speicher bei 100% mehr Ladungszuständen. Zu PLC wären es dann nur noch +25% bei nochmals verdoppelter Zustandszahl.
PLC gegenüber SLC hat dann +400% Speicher, erkauft sich es aber mit 16 mal so viele Ladungszuständen.

Meine erste SSD hatte ich mir damals für 140€ gekauft und die hatte gerade einmal 60GB Speicher, und die war damals schon MLC. Erhöhung der Layer und Verkleinerung der Strukturen haben ebenfalls dafür gesorgt, dass wir eine höhere Speicherdichte haben, als auch der Speicher immer billiger wurde. Heute bekommt man nen TB für um die 50€, mehr Speicher, als damals mein gesamtes System mit SSD und HDD kombination hatte (60GB plus 500GB HDD) und das für nicht einmal ein viertel des Preises.

Mehr Bit pro Zelle ist praktisch das Equivalent zu den immer kleineren Magnetzellen bei HDDs, der Aufwand rechnet sich irgendwann, wenn man die technologie im Griff bekommt. TLC war damals auch kritisch betrachtet worden, heute ist es Standard.

 

[CyrionX]

Ist es ja auch. Wie vorher schon vorgerechnet wurde entsprechen 6 Zustände Log(6)/Log(2) = 2,58 Bits an Information.
Da am Ende nicht alle möglichen Kombinationen aus beiden Halbzellen genutzt werden, werden effektiv 2,5 Bit an Information gespeichert.

Ja, es wurde vorgerechnet, die reale Repräsentation ist keine Rechnung, und
"Effektiv" bedeutet hier nicht real (oder sogar physikalisch) sondern "im Endergebnis".
(z. B. Zwei 2-Taktmotoren sind auch nur "effektiv" ein 4-Taktmotor.)
Es gibt jedoch kein halbes Bit, soweit ich weiss ist es per Definition diskret und nicht stetig, sonst wäre es analog. Ergebnisse wie 2,58 Bits sind daher auch nur theoretischer Natur.

Der ganze Wind um die 2,5Bit sind finde ich eher Rechentrick und Marketing als die Erfindung eines "echten" halbierten Bits.
Wenn überhaupt, ist der Zustand für das halbe Bit auf beiden Speicherzellen identisch, also doppelt vorhanden.

In jeder Doppelzelle gibt es somit 4*2*4=32 Zustände, wobei der "mittlere" davon in beide Zellen einfließt (was den Faktor ~1,5 am Ende für das gemeinsame Bit ausnmacht)

Da wir aber nicht genau wissen wie das realisiert wurde (es gibt bereits mehrere Vorschläge) bleibt es leider erstmal bei Vermutungen

 

[bensen]

Da aus meiner Sicht "nur" zwei physische Zellen kombiniert werden, ergibt sich da keine Platzersparnis auf dem Die.

Es sind eben keine zwei Zellen kombiniert, sondern eine Zelle halbiert. Die ist dann am Ende vielleicht größer, aber definitiv kleiner als zwei einzelne. Schauf ie mal die Bilder von Kioxia an. Ist ja in der News verlinkt.
https://pics.computerbase.de/8/8/8/2/8/3-1080.e81929a4.jpg

Ergänzung (19. August 2023)

Sollte man diese Art "Doppelzellen" kleiner bekommen als "normale", warum werden dann nicht grundsätzlich alle Zellen so hergestellt, egal ob sie eine ungerade Speicherkapazität haben?!

Warum wurde nicht von Anfang 3D NAND genutzt? Warum haven wir überhaupt vor 20 Jahren HDDs benutzt und nicht schon SSD?
Das muss eben alles entwickelt werden. Und solange man noch auf andere Weise skalieren kann, sind solch komplizierte Entwicklungen nicht die naheliegende Lösung.

Ich bleibe dabei: 25% zusätzliche Speicherdichte (4->5 Bit pro zwei physische Zellen) bei ?% (wahrscheinlich kleiner 20%) mehr Platzbedarf auf dem Die für die Logik, um aus zwei Zellen eine logische zu machen.

Verstehe diese Rechnung gar nicht. Wenn du sagst diese Doppelzelle sei so groß wie zwei einzelne, dann hat man 125% Kapazität auf 200% Fläche.
Ich gehe davon aus die Zellen sind etwas größer als eine bisherige aber man gewinnt 25% von 4 auf 5 Bit.
Datendichte ist also die gleiche wie bei bisherigem QLC aber die Performance deutlich besser.

 

[blackiwid]

Heute bekommt man nen TB für um die 50€

Für 50 Euro kriegt man fast schon 2TB die /TB Preise sind bei knapp über 30 Euro.
https://geizhals.de/mushkin-tempest-2tb-mknssdts2tb-d8-a2631106.html?hloc=at&hloc=de

Im Angebot gabs teils schon für 27 Euro 1TB:
https://www.mydealz.de/deals/intens...ress-gen3x4-nvme-13-solid-state-drive-2216148

 

[andi_sco]

im Zellenaufbau dann tatsächlich auch ein Ersparnis in Produktionskosten ermöglicht

Irgendeinen Grund wird die Forschung schon haben.
Und wenn es nur ein paar Euros im Fertig-PC sind, die gespart werden.

Gut... und wo sind jetzt die 8-16TB SSDs?

Naja, meine erste SSD hatte 64 GB als MLC, jetzt habe ich bei 1/4 des Preises die 16 fache Kapazität bei 1/5 des Platzes ?! ?!

Für mich kommt schon QLC Speicher nicht in Frage.

Meine letzte SSD hatte noch MLC Speicher.

Daher wäre TLC noch in Ordnung.
Alles darüber hinaus ist nur noch Ramsch mit dem ich nichts zu tun haben möchte.

Und die gleiche Diskussion gab es bei MLC, das die Haltbarkeit ins Bodenlose sinkt und das ganze Abendland untergeht.

 

[Trelor]

@CyrionX
Im analogen gibt es halbe Bits durchaus. Dort werden effektive Bits Auflösung als Funktion des Rauschabstandes berechnet.

Bei allem über SLC wird die Information in den Zellen analog als diskrete Spannungsniveaus gespeichert. Eine TLC Zelle hat dann 2 hoch 3 analoge Spannungsniveaus. Das ganze wird dann ja erst wieder von der Steuerungslogik in ein digitales Signal gewandelt.

Wenn eine Halbzelle jetzt 6 analoge Spannungen annehmen kann, kommt man da ungefähr auf ~2,5, wenn man ein wenig rundet. Aus zwei solchen Zellen könnte man sich dann 36 Zustandskombination basteln. Für PLC braucht es 32 analog Zustände (2 hoch 5).

Ein sehr interessanter Ansatz.
Allgemein erlebt analog bzw. pseudo analog Logik gerade in manchen Bereichen ein Comeback (in memory computing).

 

[ManInTheMiddle]

"Effektiv werden zweimal 2,5 Bit gespeichert"

Wie speichert man denn ein halbes bit? Es liegt ja entweder auf dieser oder jener Zelle. Mir ist klar, dass dies nur ein mathematisches Konstrukt ist (oder?) , aber sich das ohne reale Vorlage vorzustellen finde ich jetzt schwierig. Irgendwo muss dieses halbe, in der Realität unmögliche Bit ja liegen.
Wechselt das 5te Bit von Zelle zu Zelle? Existiert es bloß virtuell? Ist es im Grunde nur ein "Meta-Bit" das aus den 4 übrigen, realen Bits besteht?

Jede Zelle hat ein Spannungslevel. Das ist erstmal eine analoge Größe.
Wenn du das in 2 Bereiche aufteilst, hast du 1 Bit.
Wenn du das in 4 Bereiche aufteilst, hast du 2 Bit.
Wenn du das in 8 Bereiche aufteilst, hast du 3 Bit.
Wenn du das in 5,66 Bereiche aufteilst, hast du 2,5 Bit.
Wenn du das in 6 Bereiche aufteilst, hast du solide 2,5 Bit ;-)
Wenn du das in 32 Bereiche aufteilst, hast du 5 Bit.
Wenn du zwei Zellen mit jeweils 6 Bereichen kombinierts, hast du solide 5 Bit ;-)

 

[Weyoun]

Was ich leider nicht gefunden habe im Artikel: Um wie viel Fläche (in Prozent) muss man eine "geteilte Zelle" gegenüber einer TLC-Einzelzelle (die hat 8 Spannungszustände und ist somit vergleichbar) vergrößern, damit beide "Halbzellen" unabhängig voneinander funktionieren? Ich könnte mir vorstellen, dass im Bereich "GByte/cm²" diese neuen geteilten Zellen ziemlich schlecht sind.

 

[Supie]

Sollte man diese Art "Doppelzellen" kleiner bekommen als "normale", warum werden dann nicht grundsätzlich alle Zellen so hergestellt, egal ob sie eine ungerade Speicherkapazität haben?!

Vil. musste erstmal jemand auf diese Art der veränderten Speicherung kommen. Wenn es besser / effektiver ist, wird es sich durchsetzen.