News 3D-NAND: Samsung erreicht im Versuch bereits 900 Layer

[Stahlseele]

@Nerdpatrol
Ist das so ein Unterschied zu SATA SSDs?
Weil da ging das ja auch ohne größere Probleme.

@Rickmer
Wat fürn Ding hab ick? x.x

 

[Rickmer]

@Rickmer
Wat fürn Ding hab ick? x.x

https://de.wikipedia.org/wiki/U.2

 

[Stahlseele]

@Rickmer
Huh. Wat et net allet jibt o.O

 

[drago-museweni]

meine Kollegin aus Südkorea (arbeitet bei Samsung) berichtet mir gegenteiliges.

Ja mag durchaus so sein, aber hören sagen kann ich nicht beurteilen.

 

[Nighteye]

IDE starb langsam bei Mainboards zu AM3 Zeiten ca. (AM4 mit IDE kenne ich nicht)
Ich vermute zu AM6 Zeiten werden wir auch S-ata kaum noch nutzen und spätestens mit AM7 wird S-ata auch nicht mehr auf Mainboards zu finden sein.

 

[Xilence19]

Seit gefühlt 10 Jahren hängen wir bei 1-4 Terrabyte als Durchschnitt.

Es ist in der Masse(!) beim Consumer einfach kein Bedarf dafür da.

Die junge Generation hat oftmals nur noch ein Smartphone mit 256-512GB und das reicht für deren komplettes digitales Leben.
Die Bürorechner kommen oftmals noch mit 256GB und werden dann mit maximal ein paar Programmen und Excel Tabellen halb gefüllt.
Und selbst die PS5 mit 825GB scheint vielen auszureichen. Zur Not wird ne 1-2TB SSD reingepackt.
2TB im Gaming Rechner sind für die meisten auch ausreichend.

Bis auf Datacenter und ein paar Enthusiasten gibt es wahrscheinlich schlicht kaum Bedarf an über 2-4TB. CB ist halt komplett eine Bubble. >95% der Bevölkerung wissen nichtmal was NVMe, NAS oder PCIe ist. Und die Hälfte nicht mal was der Unterschied zwischen einer SSD und HDD ist. Oder was das überhaupt bedeutet.

Wie viele Leute zu mir kommen und nichtmal wissen, dass Cloud und lokaler Speicher zwei Dinge sind ist verblüffend. So lange noch Bilder gemacht werden können ist denen alles egal.

 

[Ruff_Ryders88]

Ja mag durchaus so sein, aber hören sagen kann ich nicht beurteilen.

dito.

 

[Nerdpatrol]

Ich habe im PC drei m.2 -> u.2 Converter Kabel, alle laufen problemfrei.

Klar, das geht, ist eben nicht Standard-consumer Hardware.

Alle weiteren SSDs werden mit U.2 / U.3 / E1 / E3 Interface angeschlossen.

Guter Hinweis, ich meinte auch U.2 🙂

Mal eine Frage: Funktioniert an den M.2 >U.2 Adaptern dann auch hot-swap mit Standard-Mainboards?

@Stahlseele
Naja, bei SATA waren fast immer Kabelverbindungen vom Mainboard vorgesehen, bei M.2 eben eher Slots direkt auf dem Board.

 

[Tulol]

Aber die SSDs bzw. M.2s dümpeln, für Privatkonsumenten, bei 8 TB rum. Aber entscheidend ist was kostet das?

Ich hätte ehrlich gesagt angst um meine 8TB Daten auf nur einem winzigen Datenträger, dh für mich bedeutet dass dann, ich muss den Kram mind. doppelt haben zwecks Kopie zur Sicherheit. (Vom regulären Backup mal abgesehen).
8TB sind für eine Privatperson einfach extrem viel. Wenn man jetzt nicht grad in 8k und 120fps privat Videos aufnimmt...

 

[Thaxll'ssillyia]

Wenn man so viel Layer stapelt, wird da die Wärmeabfuhr nicht irgendwann ein Problem? Die thermisch abstrahlende Oberfläche wird ja dadurch immer kleiner...

 

[Nerdpatrol]

Wenn man so viel Layer stapelt, wird da die Wärmeabfuhr nicht irgendwann ein Problem?

Grundsätzlich ein richtiger Gedanke, aber die Speicherzellen selber werden eigentlich nur beim Schreiben wirklich warm, beim Lesen ist die Wärme nicht so ein Thema. Die meiste Wärme erzeugt der Speichercontroller, doch der ist ja ein von der gestapelten Zelle getrenntes Bauteil.

 

[matmartin]

Bist du sicher?

Die Kingston FURY Renegade ist doch auch PCIe 4.0

BiCS8 wird für PCIe 5.0 verwendet

Das neue Modell Kingston FURY Renegade G5 hat die BiCS8 Technologie

Stimmt, du hast Recht. Ich hab mich verschaut. Meine Kingston Fury Renegade ist die PCie 4.0 Variante und ich war bei geizhals versehentlich bei der PCie 5.0.

 

[Piktogramm]

Wenn man so viel Layer stapelt, wird da die Wärmeabfuhr nicht irgendwann ein Problem? Die thermisch abstrahlende Oberfläche wird ja dadurch immer kleiner...

Da NAND immernoch in Kunststoffgehäusen steckt, gäbe es die Möglichkeit die Kühlung enorm zu verbessern mit anderem Packaging. Nackige Dies oder Kupferblech drüber.

Zudem kühlen sich Chips vorrangig über Wärmeableitung über das Gehäuse und die Lotpunkte. Wenn Wärmestrahlung deutlich zur Kühlung beiträgt geht das in der Regel mit dem Entweichen von "magic Smoke" einher und wenn die Magie entweicht, geht der Kram ja bekanntlich nimmer.

---

An sich ist das nur eine Meldung, zu höheren Packungsdichten. Günstiger wird das nicht. Bei Derzeit >200 Lagen sind die Kosten für die Wafer schon extrem verdünnt und die Kosten für die Laufzeit in der Fabrik überwiegt. Bei 900 Lagen wird da praktisch nichts günstiger. Es ist wenn überraschend, dass die Yield so verdammt gut ist, dass 900Lagen möglich sein werden ohne Kostenexplosion.

 

[bensen]

Ja, die Gründe sind v.a. interconnect-Latenzen am Speichercontroller. Wenn man die Fläche in einem 2,5"-Gehäuse vollstapelt, sind die Signalwege teils sehr lang, und unterschiedlich lang.

Das ist bei DRAM ein Problem bei den hohen Frequenzen, aber nicht aber bei NAND.
Schau dir E1.L an. Das sind 32 cm.

Ergänzung (Heute um 12:59)

Bei YMTC und Kioxia/Sandisk wird es allerdings dafür genutzt, dass auf einem Wafer die Speicherzellen und auf dem anderen die I/O-Schaltkreise produziert werden. Das hat inzwischen wirtschaftliche Vorteile.

Bei Samsungs Forschungsprojekt mit insgesamt 900 Layern wurden wiederum beide Wafer mit Speicherzellen bestückt.

Das klingt so als würden die anderen nicht mehrere Speicherlayer stapeln.

Das stapeln der Layer, manchmal auch String stacking genannt machen alle Hersteller. Das wurde schon vor dem Xtacking und wie sie alle heißen gemacht.
CMOS auf einem separaten Wafer kam dazu. Es werden also drei (oder mehr) Wafer gestapelt.

 

[pioneer3001]

Der Konsument hat fertig bis die Blase platzt. Dann gibts Überkapazität.

 

[Rickmer]

Mal eine Frage: Funktioniert an den M.2 >U.2 Adaptern dann auch hot-swap mit Standard-Mainboards?

... keine Ahnung, habe ich nicht getestet.

 

[drago-museweni]

dito.

Nicht ganz habe durchaus Quellen dazu.
Südkorea die Jahresstunden stammen von Wiki

 

[mkossmann]

Funktioniert an den M.2 >U.2 Adaptern dann auch hot-swap mit Standard-Mainboards?

Hot-swap wird in der Regel auch durch einen elektromechanischen Aufbau, wo die SSD mechanisch geführt auf eine Backplane gesteckt wird, realisiert. Diese Mechanik mit Backplane fehlt bei diesen einfachen Adaptern.
Da musst du dann noch in Wechselrahmen wie z.B dieses Icy-Dock investieren. Der bei diesem Teil verwendete SF8643 Anschluß läßt sich genauso wie u.2 an einen M.2 oder eine PCIe Karte adaptieren.

An sich ist das nur eine Meldung, zu höheren Packungsdichten. Günstiger wird das nicht. Bei Derzeit >200 Lagen sind die Kosten für die Wafer schon extrem verdünnt und die Kosten für die Laufzeit in der Fabrik überwiegt. Bei 900 Lagen wird da praktisch nichts günstiger. Es ist wenn überraschend, dass die Yield so verdammt gut ist, dass 900Lagen möglich sein werden ohne Kostenexplosion.

Immer mehr Lagen führen dazu , das man am Ende einen ganzen Wafer ( oder sogar mehr) in einem Flash Gehäuse unterbringt. Auf die Ausbeute haben mehr Lagen wohl deswegen keinen großen Einfluss , weil man die defekten Dies schon vor dem Dünnschleifen und Stapeln aussortieren kann. Und Dünnschleifen und Stapeln so gut beherrscht wird , das die Fehlerrate dabei sehr gering ist.
Allerdings wird durch Stapeln ja nicht die benötigte Waferfläche verringert und damit auch nicht der Preis pro GB Flash. Auch deswegen liegen große U.2 SSDs weit oberhalb der Preisvorstellungen von Consumern.

 

[Piktogramm]

@mkossmann
Entweder du verwechselst Die Stacking mit monolitischen 3D ICs, oder der Post der sich auf meinen Post bezieht ist wirr..
https://www.appliedmaterials.com/us/en/semiconductor/markets-and-inflections/memory/3d-nand.html
https://de.wikipedia.org/wiki/3D-Integration

 

[MichaG]

Ergänzung (Heute um 12:59)

Das klingt so als würden die anderen nicht mehrere Speicherlayer stapeln.

Das stapeln der Layer, manchmal auch String stacking genannt machen alle Hersteller. Das wurde schon vor dem Xtacking und seien sie alle heißen gemacht.
CMOS auf einem separaten Wafer kam dazu. Es werden also drei (oder mehr) Wafer gestapelt.

String Stacking wird schon ewig genutzt, ja, aber ich habe da nie etwas von Waferbonden gehört. Vielleicht ist es also nicht dasselbe? Bzw wie werden die "Strings" gestapelt?