Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsAMD Epyc 8005 als Mega-Update: 84 Kerne in 12 CCDs nutzen 6 × DDR5-6400 im Sockel SP6
Aber Marketing und AMD sind zwei Welten die nicht zusammenfinden. Das Ding hätte man medial Intel so um die Ohren prügeln können, aber es gibt Grillenzirpen.
Ja gut - wenn dir klar ist - du kannst nicht so viel liefern - machste halt nen silent launch... Damit die Kunden gar nicht mitbekommen, ah ja jetzt - bestell...
Hier gilt die Devise - Kunde droht mit Auftrag!
Auch die Kapazität bei 5 nm ist aktuell nicht pralle. Sorano unterscheidet sich deutlich von Siena. Da ist mehr als nur wir haben da noch ein paar CCDs.
Naja, Marketing hin oder her - vielleicht können sie gerade so den geplanten Bedarf decken. Was nutzt es groß Werbung zu machen, um dann einen Backlash zu kassieren wegen mangelnder Verfügbarkeit. Letzteres mag ein Indiz für hohe Nachfrage / ein gutes Produkt sein, mehr aber auch nicht.
Wir haben bei Zen 5 also auf SP5 einen Mix aus Classic und Dense und auf SP6 nur Classic. Macht es dann auch nochmal plausibler, dass diese Aufteilung bei Zen 6 auf SP7/SP8 genauso weitergeführt wird.
Aber laut Gerüchten ist es doch bei ZEN6 genau anderherum: Nur ein Kern (Dense) auf dem großen Sockel (SP7) und potenziell beide auf dem kleineren Sockel (SP8). Wobei halt die Frage ist, wie klein SP8 überhaupt ist.
Andererseits würde SP6 ja auch aktuell schon 96 Classic Kerne und 8 Channel DDR5 unterstützen. Siehe Threadripper, sTR5 sollte doch physisch eigentlich identisch sein mit SP6, oder? Man nutzt bei EPYC die Möglichkeit halt nur nicht, zwecks Segmentierung.
Aber laut Gerüchten ist es doch bei ZEN6 genau anderherum: Nur ein Kern (Dense) auf dem großen Sockel (SP7) und potenziell beide auf dem kleineren Sockel (SP8).
Davon gehe ich nicht aus. Vollausbau bei gleicher TDP würde ja schlicht abermals leicht weniger Basistakt bedeuten. Nein, da werden schlicht und ergreifend einige Siebenkern-Bins untergebracht. Sie scheuen sich ja --- mMn irrationalerweise --- nach wie vor, diese auch im Consumermarkt zu verwursten.
Aber diese Aufteilung ergibt sich automatisch aus dem Umstand dass Advanced Packaging verwendet wird und die Chiplets über die Shorelines gekoppelt werden.
stefan92x schrieb:
Ganz überzeugt davon bin ich noch nicht, aber Epyc 8005 geht zumindest auch in diese Richtung.
Davon gehe ich nicht aus. Vollausbau bei gleicher TDP würde ja schlicht abermals leicht weniger Basistakt bedeuten. Nein, da werden schlicht und ergreifend einige Siebenkern-Bins untergebracht. Sie scheuen sich ja --- mMn irrationalerweise --- nach wie vor, diese auch im Consumermarkt zu verwursten.
Kerne werden deaktiviert weil sie die Spezifikationen nicht erfüllen oder der Markt für das Topbinning mit allen Kern aktiv zu klein ist.
Die D0 Defekte spielen hier nur eine untergeordnete Rolle. Es geht darum die Parameter zu erfüllen.
Wenn Du die Tabelle genau reinschaust wirst Du sehen dass AMD bei diesen SKUs massiv Kerne deaktiviert. Der deaktivierte Kern je CCD des Topmodels ist die kleinste Nummer
Was bei den Preisen der Top SKUs für AMD nicht relevant ist. Nur bei den beiden kleinen SKUs ist es bemerkenswert dass bei den Preisen die Hälfte der Kerne deaktiviert werden.
Kerne werden deaktiviert weil sie die Spezifikationen nicht erfüllen oder der Markt für das Topbinning mit allen Kern aktiv zu klein ist.
Die D0 Defekte spielen hier nur eine untergeordnete Rolle. Es geht darum die Parameter zu erfüllen.
Wenn Du die Tabelle genau reinschaust wirst Du sehen dass AMD bei diesen SKUs massiv Kerne deaktiviert. Der deaktivierte Kern je CCD des Topmodels ist die kleinste Nummer
Was bei den Preisen der Top SKUs für AMD nicht relevant ist. Nur bei den beiden kleinen SKUs ist es bemerkenswert dass bei den Preisen die Hälfte der Kerne deaktiviert werden.
(Kernanzahl ist dem Cacheausbau entnommen)
Insgesamt werden massiv Kerne im Portfolio deaktiviert, das ist eindeutig. Aber der 8535P trägt durchaus CCDs im Vollausbau. Und es sind drei, nicht zwei SKUs, bei denen die Hälfte der Kerne deaktiviert wurde.
Spätestens seitdem AMD keine Dummy-DIEs mehr verbauen und keine CCX-Symmetrie beachten muss gestalten sie halt das Portfolio wirklich ziemlich extrem.
Für einen Homeserver würde ich mich lieber über dedizierte Low Power CPUs mit vielen Kernen, mindestens zwei Speicherkanälen und ein paar mehr PCIe Lanes freuen. Sowas wie die Intel J Prozessoren seinerzeit, nur besser. Diese Single Channel und von PCIe Armut befallenen aktuellen Produkte sind nur so... lala.
