cha0shacker schrieb:
Es könnten trotzdem 8 IF Links sein, da jedes CCD 2 IF Links besitzt und das IO Die anscheinend das selbe ist wie beim großen Epyc
Die breite Anbindung gibt auch die Option die Links mit geringerem Takt zu betreiben und damit in Summe Energie zu sparen. Diese Option verwendet AMD wohl bei Phoenix (Chips & Cheese).
Ob dies AMD für die Standardversionen von Siena verwendet weiß ich nicht. Aber ich gehe davon aus, dass sehr viele Siena-CPUs als Customized Versions verkauft werden. Und dafür braucht AMD IMO diese Option.
CDLABSRadonP... schrieb:
Es ist trotzdem physisch das gleiche DIE. Aber AMD entscheidet sich dafür, es aus einem anderen Winkel und damit in anderen Regenbogenfarben zu photographieren.
Das sind keine Photos. Das sind künstlerische Darstellungen, die cool ausschauen. Also böse ausgedrückt Fake.
Das gilt übrigens auch für die Standard-Darstellungen des 3D V-Caches und die tollen Bilder der MI 300.
Wenn man von oben auf ein Substrat schaut sieht man bei den Chips entweder blankes Silizium oder eine Metallisierung die den Wärmeübergang vom Chips zu Heart Spreader optimiert. Die aktive Seite mit den Schaltungen zeigt zum Substrat.
Einschub
In den guten alten Zeiten mit Wirebonding hatte die aktive Seite nach oben gezeigt. Aber für Chips mit vielen Kontakten wird Wirebonding nicht mehr angewandt.
Heute werden sogenannte C4- oder C2-Bumps auf die oberste Schichte der Metallisierung des Chips aufgebracht. Dann werden die Chips gedreht und mit der aktiven Seiten auf das Substrat aufgesetzt. Deshalb heißt Methode Flip Chip. Bei der thermischen Behandlung verschmilzt das Lot der Bumps mit den Kontaktflächen des Substrats.
C4 steht für Controled Collapse Chip Connection und ist AFAIK eine sehr sichere Verbindung. Der Nachteil ist dass die Bumps nicht beliebig verkleinert werden können, und das der Pitch relativ groß ist.
C2-Bumps (Chip Connection) werden auch Micro Bump genannt). C2-Bumps erlauben einen kleineren Pitch, ist aber AFAIK heikler was die Verbindungsqualität angeht.
Pitch ist der Abstand zwischen dem Mittelpunkt der Bumps und beinhaltet die Bumps (2 x den Radius) und Freiraum zwischen den Bumps.
Wieder zur Sache
AMD hat sich also den Spaß erlaubt das unterschiedlich darzustellen. AMD wollte vielleicht nicht zu früh verraten, dass sie denselben IOD verwenden. Oder der Grafiker hat schlicht und einfach nicht darauf geachtet.
Zum Sinn des Wiederverwendens
Ich habe mich zuerst auch hinreißen lassen, nur auf die Die-Fläche und die potentielle Einsparung zu achten.
Aber es ist ein wenig komplexer:
- Das neue IOD wäre nicht 50% kleiner gewesen, da XGMI Links und PCIe Lanes nicht um 50 % weniger werden.
- Siena ermöglich das Verwenden von IODs, die für Bergamo und Genoa nicht geeignet sind.
- Der kleine IOD wäre zwar kein komplettes neues Design, aber trotzdem fallen Kosten Design-Kosten an. Ganz abgesehen vom eigenen Masken Set.
- Da der derselbe IOD verwendet wird ist die die Validierung von Siena erheblich einfacher.
D. h. es ist gar nicht klar wie hoch die Einsparung bei verwenden eines kleineren IOD tatsächlich wäre.
