BAR86 schrieb:
wennich 2 Jahre vor Release mehrere SKUs in Vorbereitung habe und sehe was der Gegner macht kann das hilfrrich sein: manche Chips kommen dann eben nicht auf den Markt. Oder eben später. Usw.
AFAIK sollte so ungefähr 2 bis 2 1/2 Jahre vor Release die RTL-Programmierung der Chips fertig sein, weil dann das Chip-Design starten muss.
Wenn man zu diesem Zeitpunkt beschließt dass man einige Chips doch nicht auflegt, dann war der Aufwand für die RTL-Programmierung für die Katz.
Die eigentlichen SKU werden sehr viel später festgelegt.
BAR86 schrieb:
In dem Fall war lange bevor eine Spezifikation bekannt war klar, dass AMDs Design Skalierbar sein könnte, ein Grund warum Nvidia den vielleicht für später vorgesehenen 600mm2 Chip gleich vorbereitet hat, und qls vor 2 Jahren klar wurde, dass es mit dem kleineren Chip knapp würde, hat man ihn quch gebracht. AFAIR: Ein Hinweis, dass man auf flexibles Design reagiert ist, dass man dieses Mal mehr SKUs vorbereitet hat (102, 3, 4 6 7)
Nvidia hat immer sehr viele Chips aufgelegt. Damit konnte Nvidia viele SKUs ableiten kann ohne viel funktionierende Chipfläche abzuschalten.
Wenn die 7800XT so kommt wie angedeutet, ist das für AMD ein ganz teurer Spaß.
SaschaHa schrieb:
Wäre schön, aber scheinbar werden sich die weiteren N3-Stufen ja verzögern, sodass für die
kommende Generation sogar weiterhin N4 erwartet wird.
- Wie schon bensen schreibt verzögert sich bei N3E, N3P und N3X nichts. N3P und N3X wurden erst dieses Frühjahr angekündigt. Es gab eine Verzögerung bei N3, aber das ist seit Jahren bekannt. Die ersten Produkte mit 3 nm sind von Apple und werden diesen Herbst erscheinen.
- Solltest Du unbedingt den Artikel von Semiwiki lesen, der als Bildverweis bei der Roadmap von TSMC verlinkt ist. Dieser Artikel stellt die Situation grundlegend anders als Volker da.
- Dass AMD tatsächlich erst 2025 auf 3 nm geht halte ich für unwahrscheinlich. AMD hat Zen 5 für 4 und 3 nm angekündigt. Ich gehe davon aus dass Chips mit viel IO on Board in 4 nm und Chips mit einem hohen Logikanteil in 3 nm gefertigt werden.
- Die pseudo Roadmap für AMD aus diesem Artikel ist überholt
syfsyn schrieb:
Das schlechte ist das n3 nur maximal 10% Effizienz bringt also nur 5% Takt.
Die Verbesserung von N3 bezogen auf N5 sind laut TSMC wesentlich besser. TSMC nannte 11 % Speed improvement und 27 % weniger Verbrauch. N3E legt bei der Performance noch einen drauf.
Bei GPUs kann man auch durch ausnützen der besseren Effizienz die Leistung steigern, in dem man mehr Shader verbaut und Gesamtverbrauch der GPU gleich hält.
syfsyn schrieb:
Das schlechte ist das n3 nur maximal 10% Effizienz bringt also nur 5% Takt.
bensen schrieb:
Du vergleichst hier N5P mit N3, richtig? Die neue Grafikkarten-Generation wird aber imho ziemlich sicher in N3E kommen. Dann wären das immerhin 9/15% Perf/Eff.
Auch kein Riesensprung, aber immerhin.
ich gehe davon aus dass es mehr wird
Ich gehe davon aus, dass die N5 2-Fin die HD Bibliothek ist.
N3E 2-2 bietet mit 23 % Performance zuwachs bei gleicher Power oder 22% weniger Power bei gleicher Performance. Eine deutliche Verbesserung.
So wie ich es verstehe bringt FinFlex zusätzlichen Spielraum beim Chipdesign
TigerherzLXXXVI schrieb:
Der Gedanke an eine zweite Revision von RX 7000 ist für mich, der sich bisher noch keine RDNA-3-Karte für 800+€ gekauft hat, schön. Die meisten "Erstkäufer" würde AMD mit einem technisch verbesserten Refresh allerdings verprellen, sofern sie nicht ein Entschädigungsprogramm (z.B. Gratis-Spiele) für alle betroffenen Kunden anbieten.
Es wird IMO keine zweite Resvion geben.
Der erste Grund ist: Man kann eine Chiprevision machen wenn sie nur ein paar Prozent bringt. Wenn man 15 % mit einer Chiprevision zulegt, muss man das ganze schon ganz gut erklären können. Das Wort "Bug behoben" sollte in der Erklärung nicht auftauchen. Sobald das Word Bug fällt kommt man mit ein paar Gratisspielen nicht aus der Affäre raus. Deshalb wird es kein neues Chipdesign für Navi 31 und Navi 33 geben.
Der zweite Grund ist, dass AMD die Resourcen für RDNA 4 benötigt.
Das einzige was passieren kann ist dass die iGPU bei Strix Point, die von RDNA 3 erwartet Performancesteigerung bringt enthält. Aber auch dann wird AMD nur von neuen Features reden.
@DevPandi
Du hast den Zusammenhang zwischen kompakten Chip-Design und Taktfrequenzen gut beschrieben.
Alle gehen davon aus dass AMD die Taktfrequenz weiter pushen wollte, und dass dies nun schief ging. Ich denke da muss noch etwas anderes sein.
Nehmen wir Navi 33. Navi 33 hat im Vergleich zu Navi 23 eine um 43 % höhere Dichte. Ca. 18 % höhere Dichte brachte der Prozess und dann müssen weiter 20 % durch das kompaktere Schaltungsdesign beigesteuert werden. Wenn man die Taktfrequenz weiter pushen will, macht man IMO kein Schaltungsdesign mit 20 % höherer Dichte.
Die 20 % höhere Dichte entsprechen im übrigem dem Zuwachs der Transistoren. Brachten die zusätzlichen Transistoren den gewünschten Effekt? Was Raytraching angeht ja. Aber waren alle diese Transistoren tatsächlich für Raytracing vorgesehen?
Auch lTechnisch gut abgeleitet usw. Der erste überhaupt. Nur RDNA 4 in Q1 2024 eher nicht, RDNA3.5 schon Wahrscheinlicher. Danke aber für diesen tollen Beitrag, war sehr interessant und erfreulich zu lesen. 
