News AMD Zen 6 CCD: 50 Prozent mehr Kerne auf nahezu gleicher Fläche?

[eastcoast_pete]

48 MB L3 bei Zen 6 hatte ich irgendwie noch garnicht auf dem Schirm. Heißt das auch, dass die X3D Variante dann mit 144 MB L3 kommt?

(Oder noch schöner wäre falls die schaffen, den Cache Chip nochmal zu vergrößern... 192 MB L3 auf einem CCD?)

Abgesehen davon würde ich mir bei Zen 6 primär wünschen, dass AMD an der Leistungsaufnahme des IO Chip arbeitet damit Idle Power reduziert wird.

Der Stromverbrauch im Idle ist zB bei Fire Range (und dem Vorgänger, Dragon Range) leider relativ hoch; ansonsten sind beide tolle, bärenstarke und wenn aktiv sehr effiziente CPUs für Laptops oder auch (als embedded "Baby-EPYC") in kleinen Servern oder Edge.

 

[ETI1120]

Venice-D. Was Venice ist, weiß man ja immer noch nicht so recht.

Schon bei Turin hat AMD kein großes Aufheben mehr zwischen Dense und Classic Cores gemacht.
Wenn bei Venice sowohl Classic als auch Dense 4 MByte L3 cache je Kern haben, unterscheiden sich beide nur noch in der Frequenz.

Wie gesagt ist es gut möglich dass AMD die Zielfrequenz der Dense Cores noch Mal angehoben hat.

Im Anandtech-Forum munkeln sie ja, dass SP7 exklusiv ZEN6c bekommt und SP8 bei 96 ZEN6 Kernen aufhört. Aber da munkelt sie viel.

In dieser Sache munkelt nicht nur adroc_thurston. Er könnte in dieser Sache durchaus recht behalten.

Nachdem AMD auf der CES das SP7 Package von Venice ohne Heat Spreader gezeigt hat ist doch offensichtlich warum Venice 2 IODs hat. Ein einzelner IOD wäre größer als da Reticle Limit.

Es ist ziemlich sicher, dass das Zen 6 classic mit 12 Kernen kommt. Alle gehen davon aus, dass auch beim Zen 6 classic 8 CCD verbaut werden. Wieder mit 2 IODs, weil auch die Shoreline von 4 Zen 6 classic CCDs das Reticle Limit sprengt.

Ich bin mir ziemlich sicher dass die Annahme zutrifft, dass AMD unterschiedliche IODs für Classic und Dense CCDs auflegt. Das ergibt sich IMO automatisch aus der unterschiedlichen Shoreline zum IOD von Dense und Classic.

Und nun kommt die eigentliche Frage, passen 3 IODs und 6 CCDs auf jeder Seite unter den Heat Spreader von SP7?

Ich denke der Fakt, dass Venice-D auf der CES einfach nur als Venice gezeigt wurde, deutet dennoch darauf hin, dass die "Regular Cores" im Server einen langsamen Tod sterben werden.

Es ist alles eine Frage davon welche Frequenzen eine SKU erreichen soll. Liegen sie höher als das was der dense Core kann, wird diese SKU mit dem Classic Core bedient. Liegen die Frequenzen im Bereich der vom Dense Core abgedeckt wird, wird AMD den Dense Core verwenden.

Bei ZEN6 noch für den kleineren Sockel, bei ZEN7 dann gar nicht mehr.

Es wird immer Server geben bei denen man Kerne mit hoher Frequenz haben will, also wird AMD auch solche CPUs anbieten.

Wenn ich raten müsste, würde ich sagen, dass AMD bei ZEN7 für den Desktop und die mobilen APUs wie gemunkelt ein winziges 8-Kern-CCD auflegt und den Rest mit den ZEN7c-CCDs aus dem Server regelt.

Wenn Du dem munkeln richtig zugehört hättest, hättest Du auch was vom 16 Core CCDs vernommen.

Und wenn wir schon beim munkeln sind, es macht mir einen Heidenspass wie adroc_thurston aus der Steigerung der Frequenz von Dense Kernen im Server Rückschlüsse auf die Frequenz im Desktop ziehen will. Bei dieser Sache wird es noch spaßig.

 

[kiffmet]

(…) Abgesehen davon würde ich mir bei Zen 6 primär wünschen, dass AMD an der Leistungsaufnahme des IO Chip arbeitet damit Idle Power reduziert wird.

Das wird kommen. Der Infinity-Fabric Link zwischen IOD und CCD wird von einer hoch taktenden, seriellen Schnittstelle auf eine parallele ("Sea of wires"/"Fan out") geändert, und die CCDs viel näher zum IO-Die platziert.

Die MCDs auf RDNA3 sind so angebunden, sowie die CPU Chiplets in Strix Halo. In Zen6 wird das 32 Bytes pro Takt in beide Richtungen ermöglichen, anstatt die asymmetrischen 32B read/16B write von Zen2 bis Zen5.

Die neue Schnittstelle ist "stateless", braucht also kein gesondertes Link-Training, und soll das Chip-interne Signal quasi unverändert von einem Chiplet zum anderen übertragen. Das wird schon mal Einiges bringen im Leerlauf.

Weiters wird wahrscheinlich nach wie vor die Empfehlung gelten: RAM-Takt in Kombination mit DIMMs und Ranks per Memory-Channel nicht außerhalb der offiziellen Spezifikation von AMD betreiben, damit alle Stromsparmechanismen aktiv bleiben können, und der IMC, sowie Teile des IOD einen dynamischen Takt fahren, und Sleep-States nutzen können.

 

[ETI1120]

Allerdings wird dies ja nur relevant bei starke multicoreanwendung. Wenn alle Kerne gleich viel mehr Cache benötigen würden. In wie weit das relevant ist kann ich nicht wirklich beurteilen, da es auch Anwendungsprogramme nutzen müssen.

Wie gesagt bei Servern gibt es das Szenario, dass mehrere Instanzen parallel laufen oder dass mehrere VMs auf einem Server laufen.

Außerdem sehe ich es pragmatisch, AMD wird gute Gründe haben beim Dense CCD ebenfalls auf 4 MByte L3 Cache je Core zu gehen.

Ich kenne da leider keine.

Kannst ja Mal hier reinschauen:
https://www.phoronix.com/review/amd-ryzen-7-9850x3d-linux

Und bei Spielen wird das auch kaum ins Gewicht fallen.

Klar, wer spielt schon mehrere Spiele auf demselben PC.

 

[catch 22]

Gerüchte besagen, dass sich dies bei Zen 7 ändern soll. es gibt auch Patentanträge von AMD dazu.

das war die Geschichte, bei der die beiden Cache Teile (L3 und 3D) ober und unterhalb des CCD mit den Kernen liegen werden, oder? (so in der Art eines Sandwich)

 

[ETI1120]

Die MCDs auf RDNA3 sind so angebunden, sowie die CPU Chiplets in Strix Halo.

Bei RDNA3 hat AMD zwar auch ein Fanout verwendet aber es war kein sea of wires.
Die Inifinity Links wurden mit 9,2 Gbps betrieben.

Aus dem Deep dive zu RDNA3

Das heißt die Lösung von Strix Halo, die sehr wahrscheinlich genau so bei Zen 6 kommt ist etwas anderes.

In Zen6 wird das 32 Bytes pro Takt in beide Richtungen ermöglichen, anstatt die asymmetrischen 32B read/16B write von Zen2 bis Zen5.

Das höre ich zum ersten Mal. Was soll das bringen? Welche PC Anwendungen laufen in ein Bottle Neck weil sie zu wenig schreiben in den Speicher können?

 

[iNFECTED_pHILZ]

Bin auf den X3D gespannt, könnte mir vorstellen meinen 9800X3D für einen Single-CCD-Zwölfkerner zu ersetzen, weil 8 Kerne in 2026 fühlt sich irgendwie falsch an. Wobei die Performance passt, läuft ja alles bestens.

Na mal gucken wie es so wird. Hat ja Zeit. Aber es bleibt bei AM5 sodass ich die einfach tauschen könnte ohne den Rest, ja?

Hab mir damals bewusst den kleinen 7600x geholt um dann mit den 9000er auf x3d aufzurüsten. Aber selbst mit meiner 4090 bin ich fast immer im gpu Limit unter 4k. Wenn die neuen x3d bezahlbar sind, wirds vermutlich der vollausbau.. Einfach weil die Plattform dann auch ihr Ende erreicht. Und dann Augen zu und durch bis die Hardwarepreise insb RAM wieder vertretbar werden.

 

[hans_meiser]

NICHT INTERESSANT: aber ich hab' 'nen 9800X3D und werde auf Zen7 warten.
Der 9800X3D ist wirklich geil, ich glaube nicht das ich Zen6 brauche. Vor allem wenn Zen7 auf AM5 kommt.

 

[Taxxor]

Ich denke mein 7800X3D wird mich noch gut durch die AM5 Lebenszeit bringen. Auch wenn ich vom 1600X bis zum 7800X3D insgesamt 5 CPUs hatte(die beiden inklusive), ist es in nächster Zeit wohl nicht nötig, noch mehr CPU Leistung zu haben.
Einziger Grund für ein Upgrade wäre, wenn sich die Effizienz mal wieder in die richtige Richtung bewegt, da bot Zen5 ja nicht wirklich was an.
Ach ja, <20W im Idle wären auch nett^^

Die erste Zahl bei Check24 und Verivox etc. hat ja erst mal nichts zu sagen.

In der sind die Boni aber doch drin.
Ich hab jetzt z.B. 19,72€ Grundpreis pro Monat und 0,2647€ Arbeitspreis, mit dem Neukundenbonus errechnet sich das dann bei mir auf ~55€ im Monat und das steht auch bei den Seiten dran, der Preis ohne den Neukundenbonus steht ~75€ zusätzlich auch darunter.

Ich rechne mir damit aber auch nicht den Arbeitspreis schön, wenn dann sehe ich den Neukundenbonus, in meinem Fall 347€, als Nachlass auf den Grundpreis an, da der Vertrag ne Laufzeit von 18 Monaten hat, kommt das auf 19,28€ im Monat raus und damit ziemlich genau der Grundgebühr.
Ich zahle dann also solange meine 26,47 Cent pro kWh und habe effektiv ne Grundgebühr von 44 Cent im Monat

 

[ETI1120]

das war die Geschichte, bei der die beiden Cache Teile (L3 und 3D) ober und unterhalb des CCD mit den Kernen liegen werden, oder? (so in der Art eines Sandwich)

Nein.

Diese Familie von Patentanträgen zeigt die Dies mit den Kernen durchweg oben, d. h., so nah am Kühler als möglich. Tenor ist dass der Die im Advanced Node und der Die im älteren Node eine Einheit bildet. So dass man die Sensoren oder die Sicherungen mit der die Chip ID festgelegt wird im älteren Node platziert, so dass man im Die im Advanced Node Fläche spart.

Es werden Optionen für Signalführung und für Powerzuführung durchgespielt. Dabei werden Kombinationen mit 2 und mit 3 Dies durchgespielt.

Interessant sind die Überlegungen zur Face to Face Anordnung der Dies bei dem AMD den Metallstack so konfiguriert dass die Signalführung des Dies im Advanced Node in der Metallisierung des Dies im älteren Nodes stattfindet.

Und natürlich fehlen auch die Überlegungen nicht, dass man das SRAM auf einen eigenen Die schiebt und somit Logik und SRAM auf jeweils anderen Dies hat, die jeder für sich optimiert werden können.

Thermally Aware Stacking Topology US 2024/0321827 A1

Wenn Du das Bild anschaust weißt Du auch woher die Spekulationen kommen, AMD könnte die CCDs per 3D Stacking auf den IOD packen. Allerdings ist es so eine Sache mit Patenanträgen, sie zeigen sehr wohl mit was sich ein Unternehmen beschäftigt, aber man weiß nie ob oder wann die ganzen Aspekte aus den Patentanträge auch tatsächlich in Produkten implementiert werden.

 

[bensen]

Im Kern selbst ist, was die Fläche angeht sehr viel SRAM.

Das ist klar, aber wenn ich auf den Die-Shot schaue, sehe ich nicht mehr als 50% SRAM Zellen.

 

[Chismon]

Mit 12 Kernen pro CCD, die ich genau für was jetzt unbedingt brauchen soll?

Mainboard- und CPU-Höchstpreise und immer noch rekordteurer DDR5 RAM (und kein DDR6) sowie den alten AM5 Sockel sind dann bei Zen6 inbegriffen, das hört sich richtig lohnend an ... nicht.

Sinn macht das wohl (finanziell) primär für AMD, für die meisten Verbraucher weniger. Vor Zen7 oder dem Intel Pendant dann dürfte für die meisten eine neue CPU wenig lohnen.

Vielleicht soll es bei Zen6 aber auch eine integrierte NPU heraus reissen, damit Microsoft und andere besseren Zugriff auf meine Daten zwecks KI Training bekommen können, wer weiss?

 

[Apocalypse]

Wobei ich das mit Ryzen AI an AMDs Stelle gelassen hätte und zu RAIzen gewechselt wäre --- und bei der ersten Radeon-Gen mit dominanter Raytracing-Performance zu RAYdeon.

Die Puns sind wirklich sch(m)erzhaft.

 

[BloodGod]

Ich rechne mir damit aber auch nicht den Arbeitspreis schön, wenn dann sehe ich den Neukundenbonus, in meinem Fall 347€, als Nachlass auf den Grundpreis an, da der Vertrag ne Laufzeit von 18 Monaten hat, kommt das auf 19,28€ im Monat raus und damit ziemlich genau der Grundgebühr.
Ich zahle dann also solange meine 26,47 Cent pro kWh und habe effektiv ne Grundgebühr von 44 Cent im Monat

Ist doch ok, so rechnet sich halt jeder einen anderen Wert mit den Boni schön, mathematisch alles vollkommen legit. 👍

Du rechnest dir den den Grundpreis schön und ich den Arbeitspreis.

PS:
Und selbst 26 Cent sind doch nun wahrlich auch kein wirklich hoher Preis für Strom will ich meinen.
Damit bestätigt sich ja meine grundsätzliche Aussage: Die Aufregung um die Strompreise ist viel zu künstlich aufgebläht, da gibt’s andere Kosten im Haushalt die einen deutlich Ärmer machen monatlich….

 

[Defragger]

Hab auch nen 9950X3D, aber mehr aus haben will Gründen als aus Mangel an Kernen. Mein 3900X hat mich nie im Stich gelassen und ich hatte ihn nie an seine Grenzen gebracht. Anwendungen nutzen zumindest viele Kerne, aber Spiele sind leider oft immer noch ziemlich unoptimiert.

 

[hans_meiser]

Hab auch nen 9950X3D, aber mehr aus haben will Gründen als aus Mangel an Kernen.

Ich kann das gut nachvollziehen. Habe mir damals 'nen 5950X gekauft, dachte "muß sein". Habe aber dann man ein Expiremtn durchgeführt und einen CCD abgeschaltet. Meine normale, tägliche Arbeit war fast gar nicht langsamer.

Jetzt auf 'nem 9800X3D ist die Kiste schneller, obwohl ich nur 50% der Kerne habe. Ich kann Zen6 mit 12 Kernen und X3D nicht abwarten

 

[Defragger]

Dann sind wir schon zwei. :-)

Den 9800X3D wollte ich nicht, weil ich nicht von 12 auf 8 Kerne downgraden wollte. Ursprünglich wollte ich deswegen den 9900X3D, weil mir 12 Kerne absolut reichen. Aber in Spielen ist der langsamer als der 9800X3D und seinen X3D Speicher nutzt er auch nicht wirklich gut aus aufgrund der Architektur. Deswegen dann der 9950X3D. Den kann man über den BIOS Gaming Mode auch auf einen besseren 9800X3D umstellen, auch wenn ich glaube, dass das kaum jemand macht.

Zen 6 mit 12 Kernern wird wirklich spannend.

 

[crustenscharbap]

Mehr Kerne, günstiger in Herstellung, weniger Idle Verbrauch ist sehr zu begrüßen.


Ich meine dass AMD die kommenen APUs (Ryzen 9700G) doch sowas wie Ryzen AI 7 460G heißen sollen.

Ist mir aber recht egal. Ich hoffe viel mehr dass die FSR4 für RDNA 3.5 oder dass die kommenden APUs RDNA4 bekommen. Das nicht zu aktivieren aufgrund fehlender KI auf einem Prozessor der AI im Namen hat ist schon Wahnsinn.

 

[Alesis]

Das wäre schließlich in etwa so, wie wenn es bei GraniteRidge noch Quadcore-SKUs gäbe.

Zen 5 wird die unteren Preisklassen bedienen. Wenn aber schon heute, zB eine Asus 9060 XT 16GB, die es über ~3 Monate für 366€ gab, nun innerhalb von 3 Wochen um 80€ teurer geworden ist, wird es sicherlich Umsatzeinbrüche geben. Da werden wohl noch weniger teure Novas und Zen 6 verkauft werden.

Mit 12 Kernen pro CCD, die ich genau für was jetzt unbedingt brauchen soll?

Die 52 Kerne mit Nova soll AMD dann nur als gegeben hinnehmen?
Irgendwie bin ich gerade überrascht einen so einseitigen Kommentar von dir zu lesen. Venice wird schon produziert. Und dann kann man auch diese Chiplets nicht nur aus Spaß an der Freude in den Desktop schieben, sondern es gibt ja da noch so eine Marktmacht, den mit US Steuergelder gepimpten Konzern Intel. Dessen damaliger Vertriebsvorstand, der Deutsche Christoph Schell, noch große Reden bei Lanz geschwungen hat, mit 2nm und kleiner Fabs in Deutschland.
Sicherlich wird es auch weniger Kerne pro Chiplet als CPU geben und eben auch 2 x 12 Chiplets CPUs.
Große Umsätze würde auch ich nicht erwarten. Die Grafikkartenpreise explodieren zusammen mit den Speicherpreisen.
Meine 1TB WD 850 SSD für 80€ kostet heute ab 180€ lieferbar.

 

[Visualist]

In heutigen Zeiten würde ich mich freuen wen ich Später mit meinem X670E noch ein Upgrade machen kann auf einen X3D mit 12 Kernen auf einem CCD.
Das Board ist immerhin von Januar 2023 .