Berechnung der RAM CL Timings und MB/s

[Peiper]

und da, auf ein mal kam es über mich, die Erleuchtung

Schon wieder?
Buddha leuchtet hell, Buddha leichtet grell.

Wenn es nicht so lustig wäre lönnte man dich ja einfach ignorieren.

Schön ist es auch daß du die Wikipedia Links einfach ignoriert hast.
Für den unwahrscheinlichen Fall, weil alle anderen sind ja nicht erleuchtet, daß du es gelesen haben solltest hast du nichts verstanden.


Wie schon mehrfach erwähnt ergibt das teilen des Taktes durch ein Timing keinen logischen Sinn.

Cannel 1: 200MHz * 2DDR = 400MHz

Nein. 200MHz Speichertakt x 64 bit (die 8 bit lassen wir weg) = 12,8GB/s
Bei zwei belegten Kanälen = 25,6GB/s
Ob die Kanäle mit einem oder zwei Modulen belegt sind spielt keine Rolle. Es bleibt bei 64bit demzufolge auch bei 12,8GB/s pro Kanal

FSB: 200MHZ * 4Core = 800MHz-Effektive-FSB

Den Referentakt mit der Anzahl der Kerne zu multiplizieren entbehrt jeder Logik.

 

[Scriptkid]

Dem kann man sich nur vollumfänglich anschließen!

 

[El Bandolero]

Schön ist es auch daß du die Wikipedia Links einfach ignoriert .

ich habe nicht ausgelassen , wenn du rechnen könntest dann würde dir das auffallen
Mathematik ist nicht eure stärke?

Ich habe die Rechnung in Frequenzen und Bandbreiten aufgeteilt und separat berechnet, damit das ganze übersichtlicher leichter für euch zu verstehen ist.

aber ihr könnt ja nicht mal ne einfache Rechnung nachvollziehen.

Warum schreibt ihr das nicht mal richtig.
Ich warte immer noch

ihr könnt nur klugscheißen und links posten die ihr nicht mal gelesen und schon gar nicht verstanden habt.


Ich bin hier raus

PC2-XXXX: Das XXXX berechnet sich durch (4 × Speichertakt [in MHz] × Busbreite)/8 (Busbreite = 64 bit) und entspricht der Datenrate in MB/s.

4 * 200 = 800 * 64 = 51200 / 8 = 6400

 

[metallica2006]

http://www.hardwareluxx.de/community/f13/bandbreite-ausrechnen-488646.html

google hätte es auch gefunden ....

 

[Peiper]

4 * 200 = 800 * 64 = 51200 / 8 = 6400

Da ist die erste Rechnung von dir die stimmt.
Dis hast du aber sicher irgendwo rauskopiert?

Und warum ein DDR2 Beispiel, da du ja dauernd bei DDR3 auf dasselbe Ergebnis kommst?

Warum schreibt ihr das nicht mal richtig

Weil, warum muß man dir immer alles mehrmals sagen, deine Rechnungen unlogisch sind.
Die kannst nur du nachvollziehen.



Was mich nur wundert, daß sich noch kein Moderator gefunden hat der diesen Unsinn hier schließt.

 

[metallica2006]

was mich nur wundert, daß sich noch kein moderator gefunden hat der diesen unsinn hier schließt.

:d

 

[El Bandolero]

Für Leute die nicht rechnen können

CPU Bandbreite

FSB
FSB: 200MHZ * 4Core = 800MHz-Effektive-FSB
FSB: 200MHz * 16Mulit = 3200MHz

CPU
CPU: 3200MHz * 4Core = 12800MHz-Effektive
CPU: 12800MHz * 8Bit = 102400MBits/s
BW: 102400MBits/s / 8 = 12800MByt/s


Vereinfachte Formel:
800FSB * 16Multi = 12800MB/s

Diese ausschnitt der Tabelle bezieht sich auf ein Single-Core Prozessor

3,2GB/s * 4Core =12,8GB/s = 12800MB/s

 

[metallica2006]

Man das hat nichts mit den Cores zu tun.

da kannst du sehen, dass die CPU nur einen Speichercontroller hat:

http://www.golem.de/0408/33285-amd_dc.png

Boar der Fred ist wie nen Unfall man kann nicht hin aber auch nicht weg sehen.

 

[El Bandolero]

was willst du mir damit sagen?
Das der Phenom II x4 mit nur ein Core läuft?
Das jeder Core ein eigenen Speichercontroller braucht?….....???

mein Auto hat auch nur eine Benzinleitung und 4 Zylinder
der Ferrari F40 hat auch nur eine Benzinleitung und 8 Zylinder

Von euch kommt nur Gelabere und sonst nix
ihr habt 0 plan was ein PC ist

 

[Peiper]

Du rechnest aber immer:
Ein Auto fährt 200km/h
Mit vier Rädern aber 800km/h

Der Phenom läuft mit zwei RAM-Controllern, die einzeln 64 bit zusammen 128 bit haben.
Die Kernzahl spielt dabei keine Rolle

Warum baut dein "Wissen" auf einem Athlon XP auf?
Wie schon erwähnt, deine gesamten Grundlagen für deine Rechnungen sind komplett falsch.

Boar der Fred ist wie nen Unfall man kann nicht hin aber auch nicht weg sehen.

Und zwar Massenkarambolage. Das paßt dann zu seiner Stautheorie:

Die CPU muss mit dem RAM zumindest Synchron oder schneller als der RAM laufen, sonst stauen sich die Daten vor der CPU.

 

[hübie]

Okay. Nach deiner Logik multipliziert sich also der "FSB" (den es seit C2D nicht mehr gibt) mit der Anzahl der Kerne. Dann errechnest du einen Wert den du FSB nennst (keine Ahnung wo der sein soll) um ihn anschließend wieder mit Anzahl der Kerne zu multiplizieren - da kommst du auf satte 12,8 GHz. Nun sollen 12,8 GHz mit 8 Bit multipliziert werden um die Bit-Rate zu ermitteln. Nun teilst du das um die Bytes heraus zu bekommen.

Bitte nehme dir noch einmal die Zeit und lese die freundlicherweise verlinkten Wiki-Artikel. Du hast rechnerisch auch keinen Fehler drin (ausser dass 0,0000000025-Sek = 2,5ns sind), aber du hast viele Logik und Denkfehler.

Es gibt 3 Timings für den IMC welche zu beachten sind. Primäre, Sekundäre und Tertiäre. Diese Gruppierungen haben noch einmal Untergruppen (Reihen-refresh, Spalten-refresh, Zellen-refresh etc...) Eigentlich nennt man das waitstates (Wartezyklen). Diese kannst du nicht zwnagsläufig aus dem Takt ableiten und errechnen, weil ASIC-Qualität hierbei eine Rolle spielt. Auch die PCB-Qualität ist von Bedeutung. Das ist also keine Theorie sonder Praxis in der es ausgelotet wird welches Potenzial der Chip nun hat.

Also bitte versuche nicht weiter waitstates zu errechnen. Das gehört in die Messelektronik.

Wenn du jedoch darauf verharrst dann erkläre mir bitte was bei dir ein FSB ist (du hast in deinem PC keinen) und wieso sich dieser mit den Kernen multipliziert.
Es gibt einen Referenztakt aus welchem sämtliche Takte genertiert werden. Dieser geht aber nicht über die CPU oder den Speicher. Der geht bis zum Taktgenerator. Der "zerhackt" das Signal in bspw. 3200 MHz (16*200). Aus diesem Takt wird dann der Speichertakt generiert welchen du eingestellt hast bzw. der SPD vorgibt. Bei Sandybridge wird sogar alles aus dem Ref-takt generiert.
Jeder Kern taktet mit diesen 3200 MHz - jedoch parallel, d.h. es multipliziert sich nicht die Taktrate. Die Kerne sind intern an den IMC angebunden. Der IMC kommuniziert über zwei Kanäle mit 128 Bit interface mit dem RAM (4 * 32 zu zwei Kanälen á 64 Bit zusammengefasst). Die (theoretische) Datenrate ergibt sich dann eben aus den Taktraten (bspw. 400 MHz nominell = 800 MHz effektiv).

Ich hoffe das hilft dir nun ein wenig. Die Materie ist jedoch noch komplexer (insbesondere der IMC) da es Korrekturbits gibt, clockskew und weitere Faktoren gibt die den Transfer beeinflussen.

LG Hübie

 

[Scriptkid]

Es fällt auf den ersten Blick auf, dass schon gar nicht zwischen AMD- und Intel-Systemen unterschieden wird. Für das AMD-System werden Umstände (wie z.B. der FSB) zu Grunde gelegt, die einfach nicht existent sind; und so pflanzen sich die Fehler fort...

 

[metallica2006]

Hast du dir das Bild mal angeshen?

man kann doch super sehen, dass BEIDE Cores über den selben Spechercontroller laufen.

Anfrage kommt von Core X über das SRI und wird dann von Cross Switch
an den Speichercontroller übergeben. Der greift dann auf den Ram zu
und gibt die Daten zurück.

Komm jetzt nicht mit, das ist aber ein Opteron...

Rechnung SC Channel: 4 × Speichertakt [in MHz] × Busbreite)/8 (Busbreite = 64 bit) entspricht der Datenrate in MB/s
Rechnung DC Channel: 4 × Speichertakt [in MHz] × 2 x Busbreite)/8 (Busbreite = 64 bit) entspricht der Datenrate in MB/s
Rechnung TC Channel: 4 × Speichertakt [in MHz] × 3 x Busbreite)/8 (Busbreite = 64 bit) entspricht der Datenrate in MB/s
Rechnung QC Channel: 4 × Speichertakt [in MHz] × 4 x Busbreite)/8 (Busbreite = 64 bit) entspricht der Datenrate in MB/s

Bsp. SC DDR2 800: 4 x 200MHz x 64 Bit / 8 = 6400 MB/s
Bsp. DC DDR2 800: 4 x 200MHz x 2 x 64 Bit / 8 = 12800 MB/s
Bsp. TC DDR2 800: 4 x 200MHz x 3 x 64 Bit / 8 = 19200 MB/s
Bsp. QC DDR2 800: 4 x 200MHz x 4 x 64 Bit / 8 = 25600 MB/s

In der Tabelle auf der Seite http://de.wikipedia.org/wiki/DDR-SDRAM kannst du nachsehen, dass die Werte stimmen und du kannst auch mit
den anderen Speichgeschwindigkeiten probieren und du wirst sehen, dass immer das richtige Ergebnis herauskommt.

SC, DC, TC, und QC bezieht sich nicht auf die Cores sondern auf die Anzahl der Kanäle welche der Speichercontroller bereit stellt.

i5/i7 Sockel 1156/1155 = 2 Kanäle
i5/i7 Sockel 1366 = 3 Kanäle
i5/i7 Sockel 2011 = 4 Kanäle

Bei AMD für den Desktop sind es 2 Kanäle.

Hast du es jetzt verstanden?

Zum CL7 Phänomen:

http://geizhals.at/de/?cat=ramddr3&xf=254_1800~255_7#xf_top

 

[Scriptkid]

SC, DC, TC, und QC bezieht sich auf die Cores sondern auf die Anzahl der Kanäle welche der Speichercontroller bereit stellt.

i5/i7 Sockel 1156/1155 = 2 Kanäle
i5/i7 Sockel 1366 = 3 Kanäle
i5/i7 Sockel 2011 = 4 Kanäle

Bei AMD für den Desktop sind es 2 Kanäle.

Hast du es jetzt verstanden?

Zum CL7 Phänomen:

http://geizhals.at/de/?cat=ramddr3&xf=254_1800~255_7#xf_top

Ich finde, das ist der entscheidende Punkt!

 

[metallica2006]

Hoppla, da hab ich ein nicht vergessen ^^

 

[Scriptkid]

War auch so klar, was Du gemeint hattest!

 

[El Bandolero]

Es gibt 3 Timings für den IMC welche zu beachten sind. Primäre, Sekundäre und Tertiäre. Diese Gruppierungen haben noch einmal Untergruppen (Reihen-refresh, Spalten-refresh, Zellen-refresh etc...) Eigentlich nennt man das waitstates (Wartezyklen). Diese kannst du nicht zwnagsläufig aus dem Takt ableiten und errechnen, weil ASIC-Qualität hierbei eine Rolle spielt. Auch die PCB-Qualität ist von Bedeutung. Das ist also keine Theorie sonder Praxis in der es ausgelotet wird welches Potenzial der Chip nun hat.

so weit wahren wir noch nicht mit den Timings
wir sind noch beim CL, ob wir überhaupt weiter kommen ist noch offen, aber sieht schlecht aus!


das mit der FSB fragst du mal besser beim hersteller nach
Screenshot aus dem PDF Handbuch: Asus M4A79XTD EVO, DL: www.asus.de

Wikipedia: http://de.wikipedia.org/wiki/DDR-SDRAM

DDR3-1600: (200 MHz × 64 Bit × 8) /8 = 12.800 MB/s (12.207 MiB/s) = 12,8 GB/s (11,921 GiB/s)

DDR-1600: 200 * 64 * 8 / 8 = 12.800 MB/s

das ist die Rechnung von WiKi ich habe diese Rechnung aufgeteilt, da sie undurchsichtig ist und ich nicht genau nachvollziehen konnte wie das zusammen hängt.

Rechnung in Frequenzen und Bandbreite aufgesplittet (aufgeteilt) in:

DualChannel
Cannel 1: 200MHz * 2DDR = 400MHz
Cannel 2: 200MHz * 2DDR = 400MHz
DualChannel: 200MHz * 2DDR * 2Cannel = 800MHz-Effektive

DRAM
RAM 1: 400MHz * 2 = 800MHz
RAM 2: 400MHz * 2 = 800MHz
RAM: 800 * 2Channel = 1600MHz-Effektive


Bandbreite
DDR3-1600MHz * 8Byte = 12800MB/s MAX

-------------------------------------------------------------------------------

Komm jetzt nicht mit, das ist aber ein Opteron...

Rechnung SC Channel: 4 × Speichertakt [in MHz] × Busbreite)/8 (Busbreite = 64 bit) entspricht der Datenrate in MB/s
Rechnung DC Channel: 4 × Speichertakt [in MHz] × 2 x Busbreite)/8 (Busbreite = 64 bit) entspricht der Datenrate in MB/s
Rechnung TC Channel: 4 × Speichertakt [in MHz] × 3 x Busbreite)/8 (Busbreite = 64 bit) entspricht der Datenrate in MB/s
Rechnung QC Channel: 4 × Speichertakt [in MHz] × 4 x Busbreite)/8 (Busbreite = 64 bit) entspricht der Datenrate in MB/s

Bsp. SC DDR2 800: 4 x 200MHz x 64 Bit / 8 = 6400 MB/s
Bsp. DC DDR2 800: 4 x 200MHz x 2 x 64 Bit / 8 = 12800 MB/s
Bsp. TC DDR2 800: 4 x 200MHz x 3 x 64 Bit / 8 = 19200 MB/s
Bsp. QC DDR2 800: 4 x 200MHz x 4 x 64 Bit / 8 = 25600 MB/s

was willst du mir damit Beweisens?
das ich recht habe?
hast du ein Ahnung was SC, DC, TC ,QC bedeutet?



SC = SingelCannel
DC = DualCannel
TC = TripleChannel
QC = QuadCannel


Cannel 1: 200MHz * 2DDR = 400MHz
Cannel 2: 200MHz * 2DDR = 400MHz
Cannel 3: 200MHz * 2DDR = 400MHz
Cannel 4: 200MHz * 2DDR = 400MHz

SingelCannel: 200MHz * 2DDR * 1Cannel = 400MHz-Effektive
DualChannel: 200MHz * 2DDR * 2Cannel = 800MHz-Effektive
TripleChannel: 200MHz * 2DDR * 3Cannel = 1600MHz-Effektive
QuadCannell: 200MHz * 2DDR * 4Cannel = 3200MHz-Effektive


DRAM
RAM 1: 400MHz * 2 = 800MHz
RAM 2: 400MHz * 2 = 800MHz
RAM 3: 400MHz * 2 = 800MHz
RAM 4: 400MHz * 2 = 800MHz

RAM: 400 * 2Channel = 800MHz-Effektive
RAM: 800 * 2Channel = 1600MHz-Effektive
RAM: 1200 * 2Channel = 2400MHz-Effektive
RAM: 1600 * 2Channel = 3200MHz-Effektive


Bandbreite
SingelCannel: DDR3-800MHz * 8Byte = 6400MB/s MAX
DualCannel: DDR3-1600MHz * 8Byte = 12800MB/s MAX
TripleChannel: DDR3-2400MHz * 8Byte = 12900MB/s MAX
QuadCannel: DDR3-3200MHz * 8Byte = 25600MB/s MAX


wo ist hier der unterschied????

Viele Wege führen nach Rom
Mann muss nur rechnen können

 

[Peiper]

DDR-1600: 200 * 64 * 8 / 8 = 12.800 MB/s

Was ist daran undurchsichtig?

200MHz Speichertakt multipliziert mit 64 bit Busbreite multipliziert mit einem Prefetch von 8 bit und das ganze wieder durch 8bit teilen um auf Bytes zu kommen.

Damit hast du die Bandbreite oder Datenrate von einem Modul.

DualChannel
Cannel 1: 200MHz * 2DDR = 400MHz
Cannel 2: 200MHz * 2DDR = 400MHz
DualChannel: 200MHz * 2DDR * 2Cannel = 800MHz-Effektive

DRAM
RAM 1: 400MHz * 2 = 800MHz
RAM 2: 400MHz * 2 = 800MHz
RAM: 800 * 2Channel = 1600MHz-Effektive

Das ist Mist.
Warum verstehst du das denn nicht?

wir sind noch beim CL, ob wir überhaupt weiter kommen ist noch offen, aber sieht schlecht aus!

Ich glaube auch daß das schlecht aussieht.

Bandbreite
SingelCannel: DDR3-800MHz * 8Byte = 6400MB/s MAX
DualCannel: DDR3-1600MHz * 8Byte = 12800MB/s MAX
TripleChannel: DDR3-2400MHz * 8Byte = 12900MB/s MAX
QuadCannel: DDR3-3200MHz * 8Byte = 25600MB/s MAX

Warum hast du da jedesmal andere Taktraten eingetragen?

 

[metallica2006]

Hi,

ja weiß ich. Was soll die Frage?

Bandbreite
SingelCannel: DDR3-800MHz * 8Byte = 6400MB/s MAX
DualCannel: DDR3-1600MHz * 8Byte = 12800MB/s MAX
TripleChannel: DDR3-2400MHz * 8Byte = 12900MB/s MAX
QuadCannel: DDR3-3200MHz * 8Byte = 25600MB/s MAX

Warum soll die Frequenz bitte steigen, wenn man mehr als einen Channel benutzt?
Es steigen die zur Verfügung stehenden Bits.

Klar kannst du auch statt der Bits die Frequenz verdoppeln und hast dann auch die Bandbreite. Fakt ist aber, dass es so nicht gemacht wird!

Und nur weil ASUS fälschlicherweise im Handbuch den Referenztakt FSB nennt, muss es noch lange nicht richtig sein. Schau doch mal bei AMD nach. Über den Referenztakt werden keine Daten übertagen, aber wenn er angehoben wird steigt logischerweise auch der Takt des Rams, des HT Links, des Hypertransport Tunnels, von PCI und PCI sofern nicht gefixt und natürlich auch der CPU Takt. Das kommt daher, dass diese Taktraten vom Ref. Takt abgeleitet werden.

Zum FSB:

Den gab es früher einmal. Beim C2D war es so, dass man auch eine Grundfrequenz von sagen wir mal 400 Mhz (QX9770) hatte, welche dann 4 Bit pro Takt übertragen könnte. So kam man dann auf einen Rated FSB von 1600MHz. Das heißt man könnte DDR2 800 DC mit dieser CPU auslasten. Schnellerer Ram wurde unterfordert bzw. die Daten stauten Sich vor der Northbridge oder mussten neu abgefragt werden. Man konnte zwar noch was am Performance Level einstellen und das eine oder andere MB/s herausholen, aber niemals den theoretischen Durchsatz von zB. DDR2 1066 DC.

Ich hoffe ich hab das noh richtig im Kopp

Ich hoffe du begreifst es bald mal

Darf man fragen wie alt du bist und wo deine Beratungsresistenz herkommt?

MFG

 

[El Bandolero]

ASUS fälschlicherweise im Handbuch

alleeeesssss klaaaaa!!!!
Asus hat keine Ahnung von Computern, nur ihr!!!

jetzt bin ich aber raus hier