News Proof Of Concept: Testchips belegen Machbarkeit von 3D X-DRAM

[Helpmaster5000]

Sehr interessant!

 

[stefan92x]

@Nowareeng

Das ist eine reine Technik für Rechenzentren. Für den privaten Bereich gibt es schlichtweg dafür keinen Markt.

Kommt einfach nur auf die Kosten pro Bit an. Wenn das gut wird, dann können damit auch Consumer-DIMMs bestückt werden.

 

[input_iterator]

Für den reinen PC Betrieb wie schon beschrieben nicht geeignet und wer im privaten Bereich wirklich ernsthaft K.I. Modelle einsetzt, greift entweder zu Grafikkarten, nutzt Cloud Dienste, oder setzt Lokal Spezial Hardware, z. B. von Nvidia ein. Die Kosten für enstprechende Systeme sind im privaten Bereich einfach nicht tragbar. Es geht hier nicht darum zu Hause im Rechner sich nen 512Gb Dimm zu gönnen, sondern in Rechenzentren per Compute Express Link, Terabyte große Speicherpools für den K.I. Einsatz aufzubauen.

 

[Nowareeng]

Warum solls nicht iwann eigene "ki" bschleuniger-karten geben , die nicht als gpu geeignet sind ?

 

[R4yd3N]

... wenn neue Fabs bzw. die alten bis zur kotzgrenze, hochgefahren sind geht der Preis wieder nach unten.

Der selbe Technologiestack der bei SSDs verwendet wird kommt hier zur Anwendung. Da gehts mit dem Preis nie mehr nach unten, weil die 1. in Konkurrenz treten und 2. es eine Untergrenze der Kosten bei der Herstellung von TLC/MLC/xLC Speicherchips gibt.
Das bedeutet, der Speicher wird nie günstiger werden, weil sonst SSDs gebaut werden, weil die mehr $/€ abwerfen.

 

[ETI1120]

Problem beim RAM ist die Kapazität der Kondensatoren zu halten trotz einer schrumpfung das jetzt zu stapeln um das zu vermeiden ist definitiv ein richtiger Schritt man darf gespannt sein wie sich das in Produkten niederschlägt

So wie ich es verstehe ist das hier eine 1T0C Floating Body Cell. Es ist keine klassische DRAM Zelle im Stil 1T1C.

Neo Semiconductor hat auch eine Reihe von 1T1C Designs, die aber alle mit einem im Vergleich zum klassischen DRAM kleinen Kondensator auskommen. deshalb können auch die 1C1T Zellen von neo semiconductor gut gestapelt werden.

Und zu guter letzt haben sie auch ein 3T0C Design in der art der Gain Cell

https://neosemic.com/wp-content/uploads/2025/09/NEO_White_Paper_for_ITIC_and_3T0C.pdf

 

[input_iterator]

Warum solls nicht iwann eigene "ki" bschleuniger-karten geben , die nicht als gpu geeignet sind ?

Einige K.I. Beschleunigerkarten gibt es ja Heute schon auf dem Markt, die auf FPGA, NPU, oder eben auf TPU basieren. Diese eigenen sich für Server und KI Modelle, aber nicht für Consumer DIMM oder typische PC Beschleuniger. Selbst wenn wir mal davon ausgehen das es neben den jetzt schon erhältlichen Karten (ASUS AI Accelerator, ASUS UGen300 USB AI Accelerator) irgendwann mal weitere K.I. Karten geben wird, werden diese auf GDDR, oder HBM basieren. Der privat Markt ist halt sehr klein. Weit über 90 Prozent nutzen die etablierten GPUs. Der wichtigste Punkt ist aber das Kunden im Datacenter Bereich für neuste Technik deutlich mehr zahlen als Privatkunden. Und so lange in diesem Bereich für die Hersteller so große Margen locken, werden diese Bereiche direkt bedient. Das ist unter anderem der Grund wieso wir mit vier Ausnahmen noch keine weitere Grafikkarten mit HBM Speicher im Gaming Bereich gesehen haben.

Da werden Karten für den Privatmarkt auf lange Zeit ausgeschlossen sein. Und wenn sie mal kommen sollten, werden sie extrem teuer sein, da Speicher viel Geld kostet und die Hersteller eine sehr kleine Gruppe von Enthusiasten damit ansprechen würde.

 

[SSD960]

der Speicher wird nie günstiger werden

So oft gehört in meinem 30 Jährigen PC Leben...Der geht wieder runter.

 

[PS828]

So wie ich es verstehe ist das hier eine 1T0C Floating Body Cell. Es ist keine klassische DRAM Zelle im Stil 1T1C

Ja das stimmt. Bleibt abzuwarten wie das sich im weiteren Verlauf entwickelt auch hinsichtlich Haltbarkeit, Fehlerkorrektur usw

 

[ETI1120]

Ja das stimmt. Bleibt abzuwarten wie das sich im weiteren Verlauf entwickelt auch hinsichtlich Haltbarkeit, Fehlerkorrektur usw

Ich habe mir gestern Mal die Website und das Whitepaper ein bisschen genauer angesehen.

Bei den Zyklen haben sie gestern 10¹⁴ angegeben. Auf der Website findet man noch ältere Angaben mit 10¹⁶. Die Rentention Time soll ca. 1 Sekunde betragen.

Viel ärgerlicher ist, dass viele wirklich wichtige Angaben für die 1T0C-Zelle fehlen.

Aus den Angaben vom oben verlinkten Whitepaper für die 1T1C-Zelle ergibt sich jetzt ein nicht ganz so rosiges Bild.

Die Grafik hat es in sich.

• Es Unsinn ist Technologie Generationen als X-Achse zu verwenden und nicht das Erscheinungsjahr.
• Beim 1T1C kommen sie auf 100 Mbit je Layer. Für die 64 GB (512 Gb) brauchen sie 512 Layer. So weit ist NAND noch nicht und man wird IMO nicht sofort bei der maximal Möglichen Anzahl der Layer einsteigen.
• Mit der Milchmädchenrechennung 3DRam basiert auf der 32-Bitzelle mit waagrechten Kondensatorem und nichts anderes ändert sich, komme ich auf 64 Mbit je Layer.
• D. h. von der Dichte wäre als erste Abschätzung wohl kein so großer Vorteil
• Der Vorteil liegt eher beim NAND-Prozess, der AFAIU nicht so teuer wie der DRAM-Prozess ist.

Was ich so sehe ist eine Interessante Technologie, aber kein Selbstläufer.

Auch diese Grafik hat mich ziemlich genervt

Es fehlen die wirklich wichtigen Informationen um die Vor- und Nachteile der jeweilige Zellen beurteilen zu können. Zellvolumen, Lese und Schreibzeiten Aufwand beim Prozess, wenigstens als relative Angaben.

Aber das will Neo Semiconductor nicht öffentlich sagen.

Bei der 1T1C Zelle ist auch ein Chip in der mache, aber bis da was bekannt wird wird es wohl noch ca. 1 Jahr dauern.

Ich liebe es wenn aus "wir haben ein theoretisches Konzept" ein "wir haben es gebaut und es funktioniert" wird.

Ja. Das Problem ist immer, kann man das was man so schön simuliert hat auch in real aufbauen.

Deshalb ist es immer ein Meilenstein, die Zelle auch fertigen zu können.

Bei UltraRam, dem Konzept für eine neue Speicherzelle, das mir am besten gefällt, gab es bei Versuch die Zellen herzustellen Probleme. Die Zelle besteht aus mehreren Schichten aus jeweils Unterschiedlichen Materialien. Hier ist das Problem aufgetreten, dass eine Schicht beim ätzen sehr viel leichter abgetragen wird als geplant. beim Ätzen entstehen keine senkrechten Wände sondern diese Schicht wird ausgehöhlt.

Damit war die gewünschte Geometrie nicht herzustellen und somit konnte der Speicher die simulierten Leistungsdaten nicht erreichen. Bin gespannt ob es auf der diesjährigen FUMS weitere Infos gibt.

Ankündigungen und Theorien gibt es wie Sand am Meer, aber so wenige schaffen es vom Papier in die Realität. Wenn sie jetzt noch die Hürde der Skalierbarkeit nehmen sind das super Aussichten für das kommende Jahrzehnt. Nachdem wir vermutlich alle vor haben das noch zu erleben, freut euch doch 😜

Die größte Hürde die eine neue Speicherzelle nehmen muss, ist die Massenfertigung. Massenfertigung in einer Nische ist das eine, Massenfertigung für einen Standardspeicher ist das andere. Bei dieser Speicherzelle sehe ich keine Nische in der sie sich etablieren könnte. Entweder Standardspeicher oder nichts. An der Massenfertigung sind Speicherzellen auf Basis von PhaseChange über die Jahre immer wieder gescheitert. Zuletzt 3D-XPoint.

MRAM, FeRAM und ReRAM sind seit Jahren in der Nische. Hier ist Bewegung in die Sache gekommen, da NOR nicht mehr skaliert und dringend eine zum Logik-Prozess kompatible Speicherzelle etabliert werden muss. Da auch SRAM nicht mehr so richtig skaliert könnte es sein, dass sich sogar eine neue Speicherzelle für den Cache etabliert.

Hier sind auch Speicherzellen nach dem Gain-Prinzip (wie X-DRAM 3T0C) von mehreren Start-Ups im Spiel.

 

[PS828]

Danke für die Zusammenfassung

Ja das wird noch einiges an Arbeit erfordern bis man hier von einer breitentauglichen Technologie sprechen kann

Aber vielversprechend ist es erstmal das muss auch mal Reichen

 

[Shir-Khan]

Na dann freue ich mich schon mal auf einen Ryzen X3D-3DX.

 

[ETI1120]

Aber vielversprechend ist es erstmal das muss auch mal Reichen

Vielversprechend finde ich zu optimistisch. Das was Neo Semiconductor da entwirft ist interessant. Der PoC untermauert dies.

Ja das wird noch einiges an Arbeit erfordern bis man hier von einer breitentauglichen Technologie sprechen kann

Das ist es auf alle Fälle und Neo Semiconductor hat es nicht in der eigenen Hand. Neo Semiconductor hat interessante Option vorgestellt, aber soweit ich es beurteilen kann, keine Game Changer.

Es gibt so viele weitere Optionen die sich um die Nachfolge von der 2D 1T1C Zelle streiten die momentan das Herzstück von DRAM ist.

Es ist auch nicht so, dass die großen Halbleiterspeicher-Hersteller den Kopf in den Sand stecken und warten bis gar nichts mehr geht. Samsung, SK Hynix, Micron und sogar Kioxia haben Chips mit neuen Speicherzellen vorgestellt.

Na dann freue ich mich schon mal auf einen Ryzen X3D-3DX.

3D DRAM wird kommen. Es ist nur offen, welche Speicherzelle das rennen macht.

Ich denke die Folien von TechInsights vom FMS 2022 zeigt ganz klar die Misere:

Und zu RyzenX3D, langweilig:

US20260096475A1 --- Chip Package With Multi-Tier Stacks

So als Orientierung, die bisherige GPU ist 102 und 112 ist der bisherige Interposer.

 

[Alphanerd]

So oft gehört in meinem 30 Jährigen PC Leben...Der geht wieder runter.

Wann in deinem 30 jährigen PC leben ist der denn mal über 400% gestiegen?

 

[ETI1120]

@Alphanerd Wie heißt es so schön, runter kommen sie alle ... ich bin Mal auf die Landung gespannt.

Was anders als früher ist,

• DRAM skaliert so gut wie nicht mehr. Damit hat der Wechsel auf einen neuen Node nur noch moderate Auswirkungen auf den Ausstoß an Bits hat.
• So plötzlich war der Nachfrageüberschuss nie da. Was auch die Frage eröffnet wie stark der Anteil von Horden und Panikkäufen ist. Denn Sam Altmann hat keinen einzigen Chip gekauft, es waren Absichtserklärungen die das Ganze ausgelöst haben. Und dann haben die Große Drei Ende Oktober verkündet, dass sie keine Aufträge für 2025 annehmen.
• Bisher konnten die Speicherhersteller noch nie langfristige Lieferverträge abschließen. Das ist anscheinend nun der Fall. Aber ohne Vorteile für die Kunden, haben diese Verträge keinen Bestand.

 

[PS828]

aber soweit ich es beurteilen kann, keine Game Changer.

Ja der Meinung schließ ich mich an. Dennoch hat mal wieder einer out of the box gedacht was durchaus wichtig ist. Mal sehen was draus wird.

 

[basix]

Generell zu 3D-XRAM:
Ich finde es gut, dass an verschiedenen Technologien geforscht wird. Bei DRAM braucht es einen neuen Ansatz, wenn man Density-Scaling in Zukunft deutlich steigern will.

Dass NEO Semi dass etwas schönfärbt ist auch klar. Mal schauen wie deren zukünftiger Testchip aussehen wird. Die Performance-Angaben sind auf DRAM Niveau und deswegen gut. Jetzt kommt es noch auf Density und Kosten an. Bei letzterem hätte man schon potentielle Vorteile, da man bestehende NAND-Fabriken verwenden kann. Problem: Momentan ist auch NAND knapp, nicht nur DRAM.

Samsung hat beispielsweise auch andere Formen von 3D-DRAM angeteasert (für >2030):
https://semiwiki.com/forum/threads/...ram-as-a-stepping-stone-for-future-ram.20285/

Ich denke die Folien von TechInsights vom FMS 2022 zeigt ganz klar die Misere:
[...]

Hier noch ein paar etwas erfreulichere News zu DRAM Scaling von der ISSCC 2026 (generell interessanter Artikel):
https://newsletter.semianalysis.com/p/isscc-2026-nvidia-and-broadcom-cpo

SK Hynix GDDR7 und LPDDR6 in ihrem 1c Prozess haben eine sehr gute Density: LPDDR6 wird mit ~0.59 Gb/mm2 abgeschätzt, bei GDDR7 geben sie die Die Size an (0.412 Gb/mm2). Das ist deutlich mehr, as bei den älteren Prozessen.

 

[Nightspider]

Warum sollte gestapelter Speicher nur innerhalb einer CPU möglich sein? 🧐

Du hast das alles nicht verstanden.

Paar andere Beiträge hier haben es ja schon gut erklärt.

 

[ETI1120]

Generell zu 3D-XRAM:
Ich finde es gut, dass an verschiedenen Technologien geforscht wird. Bei DRAM braucht es einen neuen Ansatz, wenn man Density-Scaling in Zukunft deutlich steigern will.

Ein neuer Ansatz ist überfällig. Es ist ja schön, dass sie alle an neuen Zellen forschen. Aber eigentlich sollte sie schon da sein.

Das haben die Leute auf der Logik-Seite viel viel besser hinbekommen.

Dass NEO Semi dass etwas schönfärbt ist auch klar. Mal schauen wie deren zukünftiger Testchip aussehen wird.

Ich wäre schon zufrieden gewesen wenn sie bei ihrem aktuellen Testchip etwas konktreter gewesen wären.

Die Performance-Angaben sind auf DRAM Niveau und deswegen gut. Jetzt kommt es noch auf Density und Kosten an. Bei letzterem hätte man schon potentielle Vorteile, da man bestehende NAND-Fabriken verwenden kann.

Es kommt doch gar nicht darauf an die bestehenden NAND-Fabs dafür zu verwenden in Zukunft DRAM herzustellen. Es geht darum dass man das Equipment für NAND-Fabs für die Ausrüstung der neuen DRAM Fabs zu verwenden. Was unter anderen bedeutet, man benötigt kein EUV.

Beim Übergang von 2D auf 3D NAND wurden die Zellen größer. Wenn man dasselbe beim klassichen DRAM machen würden, sind die 64 Mbit je Layer die ich oben per Pi Mal Daumen ausgerechnet habe, nicht zu erreichen.

Problem: Momentan ist auch NAND knapp, nicht nur DRAM.

Momentan ist alles knapp, ... auch das Material für Leiterplatten in Serverqualität

Samsung hat beispielsweise auch andere Formen von 3D-DRAM angeteasert (für >2030):
https://semiwiki.com/forum/threads/...ram-as-a-stepping-stone-for-future-ram.20285/

Der Weg nach 3D ist für die 1T1C-DRAM-Zelle erheblich schwerer als für NAND. DRAM konnte nur weiter skalieren, weil man für den Kondensator ein tiefes Loch gegraben hat. Aber nun kann der Kondensator von den X-Y-Dimensionen kaum noch schrumpfen. Und das tiefe Loch macht den Weg nach 3D beschwerlich. Es ist im Grund die alte Geschichte man optimiert eine Technik immer weiter, bis man zu guter Letzt in einer Sackgasse ist.

Wenn es keinen "Zaubertrick" gibt, den Kondensator kleiner zu machen wird es auch mit 3D-DRAM sehr schwer. Denn wenn man alle 3 Dimensionen betrachtet, schlägt das Volumen das der Kondensator benötigt heftig ins Kontor. Und dann sehen andere Speicherzellen plötzlich gar nicht mehr so schlecht aus.

Der Witz an der Sache mit dem Zaubertrick ist, dass das Material (HafmiumOxid), das man fürs zaubern verwenden will, ferroelektrische Phasen hat. Deshalb ist es wohl kein Zufall, dass sowohl SK Hynix als auch Micron Testchips mit ferroelektrischen Bitzellen hergestellt und auf Konferenzen präsentiert.

Hier noch ein paar etwas erfreulichere News zu DRAM Scaling von der ISSCC 2026

Ja aktuell schaffen sie es hier und da noch ein bisschen zu schrumpfen, um die Bitdichte zusteigern.

 

[h00bi]

nicht börsennotiert... schade