Seiten-Kachel-Tabelle, was genau sind die Kacheln hierbei?

[Cinematic]

Aus meinen Vorlesungsfolien:

(1)

(2)

Meine Vermutung ist, dass beim 1. Bild die physikalische Adresse "ffe0 fxxx" die Startadresse einer Kachel vom Hauptspeicher sein soll.
Und beim 2. Bild hat man der Einfachheit halber die Kacheln nummeriert, statt sie mit 8-stelligen physikalischen Startadressen zu bezeichnen.

Ist dies korrekt? Wenn ja, dann folgt eine weitere Frage:
wenn sich eine Seite nicht im Hauptspeicher befindet, wie kriegt die MMU dann heraus wo sich diese Seite im Hintergrundspeicher befindet?

In der S-K-Tabelle werden ja schließlich nur logische Seiten auf Kacheln vom Hauptspeicher abgebildet.

 

[Jesterfox]

Uff... ist schon n bissl her, aber deine erste Vermutung dürfte stimmen.

wenn sich eine Seite nicht im Hauptspeicher befindet, wie kriegt die MMU dann heraus wo sich diese Seite im Hintergrundspeicher befindet?

Wie man im zweiten Bild sieht wird im Falle einer nicht im Hauptspeicher befindlichen Seite die Kontrolle ans Betriebssystem übergeben. Dieses verwaltet die Speicherseiten im Hintergrundspeicher und holt dann die benötigte Seite von dort und trägt in die SKT ein wo sie sich nun befindet.

 

[alxa]

Meine Vermutung ist, dass beim 1. Bild die physikalische Adresse "ffe0 fxxx" die Startadresse einer Kachel vom Hauptspeicher sein soll.

ffe0f 000-ffe0f fff wären die physikalischen Byteadressen der Daten der physikalischen Page im RAM.

Und beim 2. Bild hat man der Einfachheit halber die Kacheln nummeriert, statt sie mit 8-stelligen physikalischen Startadressen zu bezeichnen.

Ja

wenn sich eine Seite nicht im Hauptspeicher befindet, wie kriegt die MMU dann heraus wo sich diese Seite im Hintergrundspeicher befindet?

denke folgendes erklärt es am besten, bevor ich es lang abtippe:
https://wiki.osdev.org/Paging
(auf x86 bezogen, dein Beispiel ist evtl. ein fiktiver Prozessor)
Da wird genau diese OS Herausfinde-Geschichte, siehe Text bei Präsenzbit und die Nutzung der „xxx“ verständlich erläutert.