Verständnissfrage PCIe Lanes

[Boerny]

Hallo zusammen,

ich musste mich heute zum ersten Mal etwas genauer mit PCIe Lanes beschäftigen und blicke glaube ich noch nicht ganz durch.
Interessant sind für mich die B550 Mainboards mit der AMD Renoir Serie, weshalb ich diese nun als Beispiel nehmen werde.

Nach meinem derzeitigen Verständnis haben die Renoir insgesamt 24x 3.0 Lanes. 16 davon gehen zum ersten PCIe Slot, 4 zum M.2 Slot und die restlichen 4 zum Chipsatz. Das Chipset versorgt dann alle anderen PCIe Slots, die SATA und USB Ports.

Wenn ich das bisher richtig verstanden habe, würde das bedeuten, dass sich sehr viele Geräte die 4x 3.0 Lanes zwischen CPU und Chipsatz teilen müssen. Führt das in der Praxis zu Engpässen?

Sagen wir mal, an den unteren PCIe Slots hängt eine 2.5 Gig Netzwerkkarte und eine weitere NVMe SSD. An den SATA Ports hängen 4-6 SSDs und an den USB Ports sind noch 2 externe Festplatten angeschlossen.
Ich hätte hier gedacht, dass die Verbindung zwischen CPU und Chipsatz knapp wird, bin mir aber nicht sicher, ob ich etwas falsch verstanden habe.

 

[xxMuahdibxx]

Ja sicher wenn man alles gleichzeitig nutzen möchte wird die Bandbreite nicht mehr reichen...

Die Frage ist hast du solch einen Anwendungsfall mit vielen Daten im Netzwerk und gleichzeitig SSDs rumzuschieben?

Oder denkst du einfach zu viel über etwas nach was einen normalen User gar nicht stört?

 

[Drewkev]

Führt das in der Praxis zu Engpässen?

Naja, immerhin hast du mit PCIe 3.0 x4 ganze 31,5Gbit an Bandbreite.

Die muss man erstmal ausreizen.

 

[frazzlerunning]

Ja, wenn du über alle Leitungen zugleich Daten kopieren willst, sind 7,8 GB/s wahrscheinlich dicht. Wie oft kommt das vor?

 

[Baal Netbeck]

Im Alltag und mit Windows wirst du das nicht ausreizen.

Ich hatte mal diverse Laufwerke an meinen Rechner gepackt, weil ich etwas Überblick und Struktur in die vielen Datenberge bringen wollte die sich überall angehäuft hatten.

Da waren dann alle SATA Ports und alle USB Ports belegt und schon nach ein paar Verschiebevorgängen...E nach D, F nach P, G nach N usw.... haben nicht mehr die Laufwerke limitiert, sondern die CPU, da Windows das scheinbar von einem CPU Kern alleine machen lässt.
Sofern du also keinen anderen Dateimanager nutzt wirst du auch bei extremen Verschiebeaktionen nie an die Bandbreitenlimitierung zwischen CPU und Chipsatz kommen.
...normalerweise limiteren vorher die Laufwerke oder später dann die CPU.

 

[Boerny]

Erstmal gut zu wissen, dass mein generelles Verständnis vom Thema nicht total daneben war.

Ich bin ehrlich gesagt davon ausgegangen, dass die 7,8 GB/s nicht viel aussagen. So wie jede SATA SSD mit 560 MB/s beworben wird, aber in der Realität nicht schafft.

Wenn man wirklich 7,8 GB/s übertragen kann, auch wenn es von/zu verschiedenen Geräten geht, wäre das alles kein Problem.

 

[Drewkev]

Ich bin ehrlich gesagt davon ausgegangen, dass die 7,8 GB/s nicht viel aussagen.

Der B550 Chipsatz ist meines Wissens "nur" mit ~4 GB/s (weil PCIe 3.0 x4) angebunden, aber auch das sind eben knapp über 30Gbit.

So wie jede SATA SSD mit 560 MB/s beworben wird, aber in der Realität nicht schafft.

Doch, solche gibt es. Mal abgesehen davon dass bei SSDs die IOPS wesentlich wichtiger sind.

 

[Baal Netbeck]

Wenn man wirklich 7,8 GB/s übertragen kann, auch wenn es von/zu verschiedenen Geräten geht, wäre das alles kein Problem.

Es gibt immer einen Overhead...es sollten realistisch ca. 7 GB/s normal sein. Edit: bei B550 sind es nur PCIe3.0 und daher eher realistische 3,5GB/s..danke @Drewkev
Ich habe eine Samsung 980 Pro 2TB am Chipsatz(X570 PCIe4.0) hängen und wenn ich davon auf meine 980 Pro 1TB übertrage, die direkt an der CPU hängt, limitiert deren Schreibgeschwindigkeit von ca 5GB/s(später 2GB/s).

 

[Boerny]

Sofern du also keinen anderen Dateimanager nutzt wirst du auch bei extremen Verschiebeaktionen nie an die Bandbreitenlimitierung zwischen CPU und Chipsatz kommen.

Würde alles unter Linux laufen und die Platte in einem Raid oder ZFS, also würden schon mehr als zwei zur selben Zeit beansprucht werden. Dazu natürlich noch die 2,5 Gbits der Netzwerkkarte(n) aber auch da bleibt dann genug Luft nach oben.

Der B550 Chipsatz ist meines Wissens "nur" mit ~4 GB/s (weil PCIe 3.0 x4) angebunden

Laut AMD ist die Verbindung PCIe 3.0 x4, es könnte natürlich sein, dass sie künstlich begrenzt ist, aber ich wüsste keinen guten Grund dafür.

 

[Drewkev]

Laut AMD ist die Verbindung PCIe 3.0 x4, es könnte natürlich sein, dass sie künstlich begrenzt ist, aber ich wüsste keinen guten Grund dafür.

Ich verstehe leider nicht was du mir damit sagen möchtest

 

[Baal Netbeck]

dass sie künstlich begrenzt ist, aber ich wüsste keinen guten Grund dafür.

Die wird nicht begrenzt...B550 hat mit 4x PCIe3.0 3,9 GB/s(realistisch 3,5) ....nur bei X570 ist der Chipsatz mit PCIe 4.0 angeschlossen und du hast die 7,8 Reals 7GB/s) Verbindung.

Aber auch 3,5GB/s wirst du nicht so einfach ausgelastet bekommen.

 

[Hauro]

Laut AMD ist die Verbindung PCIe 3.0 x4

Soweit korrekt



aber generell gilt der Durchsatz ist geringer:

Comparison table | Wikipedia (en)

Throughput indicates the unencoded bandwidth (without 8b/10b, 128b/130b, or 242B/256B encoding overhead). The PCIe 1.0 transfer rate of 2.5 GT/s per lane means a 2.5 Gbit/s serial bit rate corresponding to a throughput of 2.0 Gbit/s or 250 MB/s prior to 8b/10b encoding.

und

Efficiency of the link | Wikipedia (en)

The Packet Efficiency = Payload / Payload + Overhead for a 128 byte payload is 86%, and 98% for a 1024 byte payload. For small accesses like register settings (4 bytes), the efficiency drops as low as 16%.[citation needed]

The maximum payload size (MPS) is set on all devices based on smallest maximum on any device in the chain. If one device has an MPS of 128 bytes, all devices of the tree must set their MPS to 128 bytes. In this case the bus will have a peak efficiency of 86% for writes.[119]: 3 

Siehe auch 1.7. Understanding PCI Express Throughput | Intel

 

[HITCHER_I]

Auf manchen Mainboards kann man die 16 PCIe Lanes zum ersten Steckplatz aufteilen, auf x8, x8, oder x8, x4, x4. Dann kann man mehr NVMe SSD anschließen, statt schneller Grafikkarte, ggf. über solche Adapterkarten.
zB. Rog Strix b450 f gaming, oder b550 e gaming.

https://www.amazon.de/unterstützt-Bifurcation-Motherboard-erforderlich-PA21/dp/B09PGDMWKH/

Da steht es, rechts unten im BIOS Manual. Man muss "RAID-Mode" auswählen, für 2x NVMe v4 x4 Karten im PCIe 16_2 Slot.

 

[Boerny]

@Drewkev
Mein Fehler. Dacht 4x 3.0 = 7,8 GB/s. Deshkab hatte ich deine Nachricht so verstanden, dass bei B550 die 4x 3.0 auf 4 GB/s begrenzt werden.

Ergänzung (5. Juli 2023)

Oder denkst du einfach zu viel über etwas nach was einen normalen User gar nicht stört?

Denke nicht, suche bisher auch noch nach einem Board das genug PCIe slots bietet. Dachte da eigentlich an bspw. 3 16x 3.0 und einen 8x 2.0 oder so. Jetzt wo ich weiß, dass alles über die 4x 3.0 Lanes gehen muss ist mir auch klar, warum ich solche Boards nicht finde.

Auf manchen Mainboards kann man die 16 PCIe Lanes zum ersten Steckplatz aufteilen, auf x8, x8, oder x8, x4, x4.

Das hört sich sehr interessant an. Ich würde den 16x 4.0 Slot den die meisten Boards haben wohl eh nicht effektiv ausnutzen können.

Werde mich hier mal weiter einlesen

 

[GrumpyCat]

So wie jede SATA SSD mit 560 MB/s beworben wird, aber in der Realität nicht schafft.

Klar schaffen die allermeisten SATA-SSDs diese Datenraten beim linearen Lesen. Alle anderen Benchmarks (random, mit kleinen Blöcken etc.) testen weniger das Interface als die Firmware des Laufwerks.

 

[Drewkev]

@Boerny
Oder du nimmst gleich eine HEDT-Plattform.

 

[Baal Netbeck]

Klar schaffen die allermeisten SATA-SSDs diese Datenraten beim linearen Lesen.

Da hatte ich noch keine...selbst die Pro Varianten mit MLC riegeln irgendwo bei 520 MB/s ab...

 

[GrumpyCat]

Wow 7% Verschnitt sind "Abriegeln"? Ich nenne das "Messungenauigkeit".

 

[xxMuahdibxx]

Denke nicht, suche bisher auch noch nach einem Board das genug PCIe slots bietet. Dachte da eigentlich an bspw. 3 16x 3.0 und einen 8x 2.0 oder so. Jetzt wo ich weiß, dass alles über die 4x 3.0 Lanes gehen muss

Falsch...

Sie CPU bietet 24 lanes..

16 für pcie Slot

4 für nvme

4 für Chipsatz..

Deine Träume kann man nicht mit einer Consumer Plattform von Intel oder AMD erreichen..

Somit definiere deine Träume genau und ob die wichtig sind.

Ansonsten muss ein komplett anderer Unterbau her.

 

[Drewkev]

@xxMuahdibxx
Wobei der Chipsatz ja noch eigene Lanes mitbringt, aber das ändert eh nicht viel an deiner Aussage die soweit korrekt ist.