Du verwendest einen veralteten Browser. Es ist möglich, dass diese oder andere Websites nicht korrekt angezeigt werden. Du solltest ein Upgrade durchführen oder einen alternativen Browser verwenden.
NewsIntel-AMD-CPU-Gerüchte: Nova-Lake-Tape-out erfolgt, Zen 6 angeblich bei Partnern
Nicht zu Arrow Lake aber ich eeinnere mich noch an das Thema Driver Based DLSS welches der zu RTX 3000 losgetreten hatte. Dabei bekommst du so gar nicht alle infos die für dlss notwendig sind, das konnte also gar nicht klappen.
Edit: Und eine 10s google suche gibt einem solche Resultate: https://www.reddit.com/r/intel/comments/v7zg5u/mlid_accuracy_about_his_intel_leaks_a_near_100/
Da kann man auch gut mal in die daten reingehen und überprüfen welche richtig und welche falsch sind.
Und da AMD und TSMC extrem eng zusammenarbeiten kann ich mir sogar vorstellen das AMD als erster Zugriff auf die N2X Risc Production bekommt. Mit 75-85mm² sind die Chips ja auch ziemlich winzig und dürften noch akzeptable Yieldraten in so einem Risc Prozess erreichen, kann ich mir vorstellen.
Vielleicht wird es ja nicht mal der offizielle N2X sondern so ein Zwischending aus N2P und N2X. Wäre nicht das erste mal das AMD einen Node nutzt der nicht offiziell in den Büchern steht sondern eine Mischung ist.
AMD hat N4X nicht verwendet. AMD überspringt offensichtlich N3X. Wieso sollte AMD mit nun ausgerechnet N2X wählen? Die X-Prozesse taugen nicht für die für die meisten Produkte von AMD. AMD verwendet AFAIK ausschließlich HD-Zellen. Alle Zen-Kerne waren für Server ausgelegte Kerne, die auch im Desktop eine gute Figur abgeben.
Einer der Klassiker von MLID war, als im Sommer 2022 die Photos mit dem 15 September als Launchtermin im Internet zirkulierten und 2 tage später MLID davon schwafelte, dass ihm seine Quellen gesagt haben Ryzen 7000 startet am 15. September.
Oder als er die Leaks von kopite7kimi verwurstelt hat und behauptet hat, seine Quellen hätten ihm das gesagt.
Und bei Van Gogh hatte MLID zwar die Daten korrekt (was kein Problem war da es genügend andere Leaks gab), aber MLID hat nicht geblickt dass VanGogh ein SoC von Semicustom war, und so jede Menge Blödsinn erzählt.
Ergänzung ()
Nightspider schrieb:
Könnte auch Anfang 2027 bedeuten und AMD als Entwicklungspartner könnte auch paar Monate eher dran kommen.
Selbst Anfang 2027 ist zu spät. Wieso sollte AMD früher daran kommen?
Außerdem laufen die Wafer mindesten 4 Monate durch die Fab, was eben auch N2P, das für H2 2026 angegeben wird, zu spät macht. Denn einen Wafer kann AMD schlecht ausliefern.
warum windest Du dich so. MLID verzapft Mal wieder Blödsinn. Villeicht hat MLID Dusel und AMD erreicht hohe Frequenzen, aber das was er zu den Prozessen von Zen 6 erzählt ist ebenso Unsinn wie Zen 7 Ende 2027/Anfang 2028 mit A14.
Nightspider schrieb:
AMD überspringt jeden Prozess zwischen N4P und N2X, sofern es stimmt was MLID sagt. Von daher erzählst du nur das Offensichtliche.
Wenn AMD schon keine HP-Zellen nimmt, die Performance über Power und Area stellen, warum soll AMD einen Prozess nehmen der auf maximale Performance ausgelegt ist?
Ich glaube einige schauen noch auf alte Roadmaps wo N2X noch 2026 notiert war.
Die hier ist vom April 2025.
Und zu bedenken ist, dass das der Start der Massenproduktion ist. Produkte kamen dann immer bestenfalls am Ende des Jahres (für Apple) und der ganze Rest folgte im nächsten Jahr. CPUs und GPUs sogar erst Ende nächsten Jahres oder noch später. Die Wafer laufen ein paar Monate durch die Fab und dann braucht es auch ne gewisse Menge vor Release. Binning Packaging kommt noch dazu.
N2P für AMD Ende 2026 wäre schon sehr optimistisch, da TSMC den Start für H2 2026 angibt.
N2X ist auch eher unwahrscheinlich weil Fmax nicht interessant ist. Die Teile kommen auch in die Server. Da braucht es Effizienz. Nicht nur für Zen6c, sondern auch für die 12 Core Chiplet. Da werden auch knapp Hundert von verbaut.
Und auch im Desktop ist Effizienz gefragt, wenn man 24 Kerne im gleichen TDP Budget laufen lassen will.
Hier wird etwas zu viel auf einmal verlangt.
Zum einen 7 GHz Takt, viel mehr Kerne und dann auch noch ne kleine Die Size. Man kann nicht alles gleichzeitig haben.
Nimmt man die 3-3 HP Variante geht viel Takt, Effizienz geht aber runter und Die size rauf.
Also auf gut deutsch das 200 Watt für einen 24 Kerner also sprich 2x12 Kerne schon fast unmöglich sind. Wenn nun 280 Watt bei 24 Kernen als Beispiel würde es mit der neuen Fertigung bestimmt 200 Watt möglich sein .Und das dann bei 5 GHz bzw 5,2 GHz . Wenn man nun noch mehr Takt haben will dann erhöht sich der Stromverbrauch und die Temperaturen ebenso mit hoch . Was dann mit Luftkühlung nicht möglich ist weil man dann um ner Wasserkühlung nicht mehr drum Rum kommen wird . Es sei denn AMD schafft es so viel zu ändern ,dann ist auch mehr Takt als 5,2 GHz möglich um die 200 Watt bei ausreichender temperaur mit Luftkühlung möglich . Spannend wird also sein wie sich Zen 6 also mit diesen Limits so schlagen wird .
Ich kaufe ganz sicher keine Wasserkühlung . Will alles mit luftkühlung erreichen .
Bestes Beispiel war der 7960x wo mit Luftkühlung 89 Grad bei 5 GHz möglich war .
Hier kann also durchaus AMD viel erreichen . Ich bin gespannt wie weit hoch man damit kommt . Und wie viel Takt pro Kern so möglich sein wird .
Zumindest weiß ich das die Limits es nicht ganz nach oben gehen wird .
Einer der Klassiker von MLID war, als im Sommer 2022 die Photos mit dem 15 September als Launchtermin im Internet zirkulierten und 2 tage später MLID davon schwafelte, dass ihm seine Quellen gesagt haben Ryzen 7000 startet am 15. September.
Oder als er die Leaks von kopite7kimi verwurstelt hat und behauptet hat, seine Quellen hätten ihm das gesagt.
Und bei Van Gogh hatte MLID zwar die Daten korrekt (was kein Problem war da es genügend andere Leaks gab), aber MLID hat nicht geblickt dass VanGogh ein SoC von Semicustom war, und so jede Menge Blödsinn erzählt.
Ergänzung ()
Selbst Anfang 2027 ist zu spät. Wieso sollte AMD früher daran kommen?
Außerdem laufen die Wafer mindesten 4 Monate durch die Fab, was eben auch N2P, das für H2 2026 angegeben wird, zu spät macht. Denn einen Wafer kann AMD schlecht ausliefern.
warum windest Du dich so. MLID verzapft Mal wieder Blödsinn. Villeicht hat MLID Dusel und AMD erreicht hohe Frequenzen, aber das was er zu den Prozessen von Zen 6 erzählt ist ebenso Unsinn wie Zen 7 Ende 2027/Anfang 2028 mit A14.
Wenn die X-Prozesse so toll sind und AMD die Frequenz so wichtig ist, warum nimmt AMD das teure N2 anstatt N3X?
Und warum hat AMD bei Zen 5 N4P genommen und nicht N4X?
Auf was beziehen sich die fmax?
Wenn AMD schon keine HP-Zellen nimmt, die Performance über Power und Area stellen, warum soll AMD einen Prozess nehmen der auf maximale Performance ausgelegt ist?
Server CPUs legt man nicht auf maximale Frequenz aus. Server CPUs legt man auf Effizienz aus.
Genau sowas meinte ich! Der Typ hat hier und da eine Info - wie wir alle. Aber dann geht die Dichtkunst los.
Arrow Lake war ein super Beispiel, Lion Cove mit massiver IPC-Steigerung wovan am Ende nichtmal die Hälfte ankam, da hat er sogar N3X erfunden für usw usw.
Er stochert einfach im Nebel! Und wenn du 10 Videos ansiehts, ist mehr als die Hälfte falsch oder selbst berichtigt bzw auf andere geschoben - die Berichtigung sieht man schön am Arrow Lake-Beispiel, die folie hier oben im Zitat sprach sogar von bis zu 40 higher ST gegenüber Raptor Lake - also wurde da ja schon auf "34%" IPC runterkorrigiert. Aber klar, wenn bei irgendwas ne 50-50-Chance besteht, dann liegt man natürlich auch mal richtig. Witzig wird es natürölich, wenn man den Leak oben von Panther Lake durchliest .. da stimmt quasi absolut gar nix - und natürlich war da auch wieder 40% ST drin .. lol!
Am Ende ist eigentlich die beste Weisheit: Wenn es zu unrealistisch klingt, ist es das vermutlich auch. Und das in dem 7 GHz in dem Fall zum Beispiel. Und so werden daraus dann vermutlich bald 6,5 GHz, später 6,2 .. und evtl sehen wir am Ende ja dann die 6,0 GHz im finalen Produkt.
Das ist genau das was ich auch erwartet hätte, bevor die Leaks von 48MB sprachen.
Vielleicht kriegt man die 48MB wieder dichter gepackt. Zen5 hat auch mit dichter gepacktem L3 überrascht, obwohl es vorher hieß Cache würde kaum skalieren.
Ergänzung ()
ETI1120 schrieb:
Selbst Anfang 2027 ist zu spät. Wieso sollte AMD früher daran kommen?
Du hörst mir nicht zu. AMD könnte theoretisch als Entwicklungspartner eher dran kommen in Form der Risc Production.
2027 ist nichts als eine grobe Einteilung, kein präzises Datum und es ist auch nirgendswo defininiert ob in diesem Zeitrahmen erst begonnen wird mit der Produktion oder ob dann schon die ersten Chips fertig aus der Fab kommen.
Könnte ja auch genauso sein das Zen6 erst im Januar 27 kommt.
Aber da habe ich keine Lust ewig herumzudiskutieren. Ich bleibe offen für Optionen und mir ist es auch egal wer am Ende Recht behält. Ich stimme dir zu das N2X auf der offiziellen TSMC Roadmap für 2027 drin steht aber die RISC Production für so einen neuen Prozess könnte eben schon eher beginnen.
Und ja, es könnte auch sein das MLID falsche Daten liefert. Wir werden sehen.
Ergänzung ()
ETI1120 schrieb:
Und warum hat AMD bei Zen 5 N4P genommen und nicht N4X?
Du stellst teilweise auch echt seltsame Fragen. Ich arbeite ja auch nicht bei TSMC oder AMD.
Der Unterschied zwischen N4P und N4X könnte deutlich kleiner sein als zwischen N2P und N2X.
TSMCs-Roadmaps heißen immer, die Fab ist fertig dafür. In der Regel vergehen dann 9 bis 12 Monate, eh Produkte damit fertig sein und wirklich ausgeliefert werden. Denn die schon zu fertigen dauert ja allein 3 bis 4 Monate, zudem wird erst geramped, weiter optimiert usw. 9 Monate ist dann eben verdammt schnell. N2X ist ein 2028 Prozess für echte Produkte, nachdem sie vor allem auf offiziellen Roadmaps von 2026 auf 2027 geschoben wurde - und dann kommt ja das zuvor beschriebene dazu. Bisher wurden die X-Prozesse aber kaum angenommen, sie sind wohl einfach zu weit über dem Optimum, Leistung um jeden Preis geht eben nicht.
Bei N2 und den Abwandlungen ist es kompliziert, da TSMC diese einige Male geändert hat. N2P ist jetzt ja nur noch ein Mini-Update von N2, nachdem sie BSPD usw rausgeworfen haben. Deshalb kommt der nun auch "schneller", aber eben auch schlechter als mal geplant. Das ist nun eher wie bei N3 zum Start, schnell mal den Refresh hinterherschieben und am besten alles nur "N3" nennen, intern sind es aber schon 3 Stufen gewesen. Auch bei TSMC ist eben nicht alles Gold, N3 war extrem wurstig zu Anfang und wurde letztlich ja quasi gekillt. Deshalb wollen einige Partner vielleicht auch lieber gleich auf den zweiten N2-Prozess, statt Beta-Tester zu sein...
Dann teile mit uns doch bitte einen Link aus dem ersichtlich ist das N2X schlechter als N2P ist.
N3X ist jedenfalls besser als N3P.
TSMC says that when compared to N3P, chips made on N3X can either lower power consumption by 7% at the same frequency by lowering Vdd from 1.0V to 0.9V, increase performance by 5% at the same area, or increase transistor density by around 10% at the same frequency. Meanwhile, the key advantage of N3X compared to predecessors is its maximum voltage of 1.2V, which is important for ultra-high-performance applications, such as desktop or datacenter GPUs.
Ergänzung ()
Volker schrieb:
TSMCs-Roadmaps heißen immer, die Fab ist fertig dafür. In der Regel vergehen dann 9 bis 12 Monate, eh Produkte damit fertig sein und wirklich ausgeliefert werden. Denn die schon zu fertigen dauert ja allein 3 bis 4 Monate, zudem wird erst geramped, weiter optimiert usw. 9 Monate ist dann eben verdammt schnell. N2X ist ein 2028 Prozess für echte Produkte, nachdem sie vor allem auf offiziellen Roadmaps von 2026 auf 2027 geschoben wurde - und dann kommt ja das zuvor beschriebene dazu.
Der Apple A16 Bionic in N4P kam doch auch im September 2022 fertig auf den Markt fertig verbaut in iPhones obwohl die TSMC Roadmap oben sagt das N4P ein 2023 Prozess ist.
Also entweder sind die Roadmaps waggy oder ..... gelten für neue Customer, für große Auftragsvolumina.... oder keine Ahnung....
Wirkt auf mich immer noch so als würden die Entwicklungspartner eher anfangen können mit dem Risiko schlechtere Yields in Kauf nehmen zu müssen.
Ja weil es kein "echter" N4P ist, so wie er später im Buche und im Katalog stand. Der war nämlich selbst laut TSMC noch für über ein Jahr nicht fertig und selbst dann erst Ende 2022 im early Tapeout, was sich auch mit den anderen Launches später deckt, die eben erst 2023 und 2024 erfolgten: https://pr.tsmc.com/english/news/2874
Apple musste man aber was anbieten, weil man N3 verkackt hatte und Apple so downgraden musste. Also hat man N4 bissel geteaked und quasi einen Zwischenschritt herausgebracht, ein Apple-Prozess, so wie Nvidia ja auch immer seinen eigenen bekannt. Eventuell war das dann die Grundlage für N4P, so nach dem Motto "wenn wir das jetzt eh schon gemacht haben, dann bringen wir den auch für andere"
bensen schrieb:
Ich glaube einige schauen noch auf alte Roadmaps wo N2X noch 2026 notiert war.
Die Roadmap stimmt letztlich nämlich ziemlich exakt, wenn man sie stets als "ab hier ist die Fab dafür fertig" liest. Das +9 Monate frühestens und du hast deine ersten Produkte. Und warum soltle TSMC im Nachgang N4P hier später draufschreiben? Ist einfach nur komplett gaga
Ich bin skeptisch ob für SpielerInnen und das dürften die meisten hier sein , es wirklich derzeit noch etwas brächte mehr Kerne drauf zu werfen anstelle mehr GHz pro Kern zu haben.
Gibt es da Tests und listen welche Spiele bis zu wieviel Kernen skalieren können?
@Nightspider
Der Königsweg beim L3 wäre (fast) alles auf anderes DIE verfrachten, nur TSMC hat bisher nur begrenzte Stückzahlkapazität für X3D.
Die 48 MB L3 sind schon heftig groß, besonders wenn Mainstream 8-Core oder 10-Core dann verkauft wird.
Ein 36 MB L3 plus 60 MB 3D -Caches, also 96 MB oder 156 MB bei 2-fach wären dann nötig.
Vielleicht erst in einem N2X Refresh 2027/28 bei dann höher Kapazität bei TSMC für Stapelung?
Das auch mit anderen I/O Chip für Socket AM6 ?!
In Anbetracht der zu erwartenden brachialen power, verbunden mit dem wohl
zu erwartenden mikroskopischen low power Verbrauch, der auch noch den letzten Kritikpunkt
ausräumen wird, wird diese CPU wohl voraussichtlich einschlagen wie eine Bombe.
Anbetracht dessen kann einem da Intel schon fast leid tun.
Da wird es wohl kein entrinnen geben und Nova Lake dürfte wohl in einer gigantischen Implosion
einer Supernova gleich, seine Materie wieder in über einzelnen Atome verteilt in der Galaxie ausspucken.
@ArrakisSand
AMD kann sich nicht erlauben Schwächen in Teilbereichen zu liefern.
Man verzichtet auf Show, also vieles Cores für den Prospekt. Wenn AMD den IDLE Verbrauch bis Teillast massiv durch LP Zen senkt entspricht das der Wunschliste Vieler.
Ansonsten sieht es auf dem Papier gut aus, aber Bulldozer war die letzte Enttäuschung später zu solchen Werten.
Dass AMD seine Fertigungskosten immer im Blick hat ist auch für uns Kunden am Ende Vorteil.
Intel war zu hochnäsig, jetzt kracht es an vielen Stellen.
Stimmen tut sie, aber exakt ist sie nicht. Die Auflösung ist ja recht grob mit nem ganzen Jahr. Da wird schon mal gerundet. Aber ja, sie sind natürlich Start der Produktion.
N3E hat TSMC mit Ende 2023 angegeben und wird in der Folie für 2024 angezeigt. Erste Produkte waren dann Q3/Q4 24 erhältlich. Das gleiche für N3P, da hat TSMC auch Ende 24 ready for HVM verkündet. Steht aber für 2025 drin. Und bis heute gibt's keine Produkte damit.
N2 wird von TSMC mit H2 2025 angegeben. Wird also dieses Jahr eher nichts mit Produkten. Die SoC im Herbst kommen wohl alle in N3P.
N2P steht für H2 26 drin. Wenn Zen6 noch 2026 kommen soll, passt das auch nicht. N2X wird wahrscheinlich erste H1 27 starten. Erste Produkte dann frühestens Ende 2027.
@bensen
Genau, zudem die Kunden planen ja auch noch mit Zeitzuschägen.
Die Kunden und Händler wiederum wollen keinen Papierlaunch.
Bei N2X könnte TSMC vielleicht die Fertigung vorziehen, würde Intel 18A gut hinbekommen.
Ansonsten eben den Zeitplan nicht ändern.
Für AMD aber die Frage, ob man nicht einen Zen 6+ via N2X rauskriegen, der auch die erste Generation AM6 Socket bei geänderten I/O Chiplet versorgen könnte.
