News Intel plant angeblich X79-Platine mit LGA 1366

[bensen]

Sehr bedeurlich finde ich, daß Intel nun den X79 sowie den C600 Chipsatz via DMI 2.0 und 'geopferten' PCIe 2.0/3.0 Lanes an die CPU anbindet.Hätte Intel QPI verwendet, gäbe es gewisse "Lieferengpässe" nicht. Auch wäre die Anbindung der CPU dann egal: LGA1366 CPUs verwenden QPI, LGA2011 CPUs verwenden DMI. Offenbar "passiert" hier aber etwas, was einen X79 Chipsatz dann doch mit einem QPI der Westmere CPUs kommunizieren läßt ...

Hä? X79 ist keine Northbridge wie der X58, sondern ne Southbridge. ICH10 war auch über DMI angebunden. Und wo werden hier PCIe-Lanes geopfert?

 

[C10H15N]

Kein Muttersprachler.

Könnte aber auch jemand aus der Intel-Entwicklungsabteilung sein?! Also....ähh...so ein quasi Verschlüsselungsverfahren...um die TopSectret Errungenschaften lediglich den Eingeweihten zu präsentieren

 

[ExcaliburCasi]

Nein, Du kannst Dir keine Kunden für gar nichts vorstellen, Du suchst in den
news nach deinem Startwort"Intel" um dann unqualifiziert zu polemisieren.
Letztendlich kratzt das keinen-schon gar nicht bei Intel-deren Gewinn ist grösser
als der Umsatz in der von Dir präferierten Bastelbude

Sry, aber auf dem Niveau kannst du alleine weiter spielen.
Wenn die Argumente fehlen, schwingt man halt die Fanboykeule, Lächerlich.

 

[C10H15N]

Joa, man fragt sich nur wie er darauf kommt. Steht überhaupt nicht in der News drin und kann auch gar nicht sein, da der x79 ohne USB 3.0 daher kommt.

Wie er darauf kommt? Nun er hat die Orginalnews bei XBitlabs gelesen. Da waren die Boardspezifikationen mit 8xSata6G+2xUSB3.0 angegeben. In meinem Eifer habe ich mich allerdings erst später in die X79-Spezifikationen eingearbeitet. Deshalb danke für den Hinweis dass der X79 so standardmäßig kein USB 3.0 Implementierung besitzt

Ergänzung (14. Juni 2011)

Sry, aber auf dem Niveau kannst du alleine weiter spielen.
Wenn die Argumente fehlen, schwingt man halt die Fanboykeule, Lächerlich.

Falsch...lächerlich ist von der eigenen Wahrnehmung und den subjektiven Präferenzen auf das Befinden für Millionen Computernutzer zu schliessen.

Was Du als zu teuer empfindest - kann für jemand anders ein Sonderangebot sein.
Was Du als unnütz empfindest - kann von jemand anders schon lange erwartet worden sein.

Aber keine Sorge...wirst Du später auch noch lernen

 

[Tenchi Muyo]

selber gelöscht

 

[Kamikaze_Raid]

Ein Pin weniger? 2011 - 1366 = 1?
Die neuen CPUs haben 645 Pins mehr!

AFAIK hat der Sockel 2011 ja 2011 Pins, oder liege ich da falsch? wenn ja, dann vergesst meine Rechnung!

 

[MEDIC-on-DUTY]

hugh hugh hugh... 2011 dat muss rocken! Man muss sich doch vom Rechnerweibsvolk abgrenzen können Und Performance kann man nie genug haben.

 

[Tenchi Muyo]

selber gelöscht

 

[smalM]

Hä? X79 ist keine Northbridge wie der X58, sondern ne Southbridge. ICH10 war auch über DMI angebunden. Und wo werden hier PCIe-Lanes geopfert?

Auf der Northbridge. Der PCIe-Rootkomplex, der bei X58 für "DMI" benutzt wird, ist nur PCIe v1. Das macht aber wegen der geringen Bandbreite für den X79 keinen Sinn. Also wird Intel von den auf der NB vorhandenen PCIe v2 Lanes 4 für die Anbindung abzweigen müssen.

 

[Eisenfaust]

Hä? X79 ist keine Northbridge wie der X58, sondern ne Southbridge. ICH10 war auch über DMI angebunden. Und wo werden hier PCIe-Lanes geopfert?

Der Chipsatz (im Inteljargon jetzt PCH genannt) C600/X79 wird über 4 Lanes DMI 2.0 PLUS(!) 4 Lanes PCI 3.0 an die CPU angebunden. Per CPU steht ein Rootkomplex mit 40 Lanes PCIe 3.0 zur Verfügung, 8 weniger macht verbleibende 32! Das reicht für 2 16fach PEGs oder 4 8fach PEGs oder einen 16fach PEG sowie zwei 8fach Slots, je nachdem, wie der Rootkomplex in der Lage ist die Lanes zu Nodes zusammenzufassen. Die 10 SATA 6GB/SAS 2.0 Ports auf der PCH haben wohl die 4 PCIe 3.0 Lanes notwendig gemacht. Warum Intel einen solchen Weg gegangen ist und nicht gleich wie beim X58 das QPI zum Einsatz gebracht hat, ist mir ein Rätsel, aber Intel hat bislang immer(!) einen Makel ins Design gepflanzt. Vermutlich sind es Kostenfragen, denn ein QPI im C600/X79 würde den Chip vermutlich aufgrund von Evaluationsprozessen ein paar Pfennig teurer machen. Also besser PCIe Lanes abgreifen, die ja schon vorhanden sind.

 

[bensen]

Ich verstehe immer noch nicht was du mit "QPI aufgeben" willst. Das wurde noch nie genommen um die Southbridge anzubinden. Wenn DMI/PCIe einfacher ist, dann ists doch OK.
X79 ist wahrscheinlich nen modifizierter P67. Warum QPI wenns doch PCIe genauso tut. Ob ich jetzt PCIe-Lanes abzwacke oder nen QPI-Link ist doch unerheblich. Beides muss ich dann von vorne herein ausreichend bemessen.

Und wieso 8 Lanes weniger? Bisher wurde die 4 für DMI nie mitgezählt.

 

[Blackspeed]

-löschen-

 

[Tigerfox]

Auf der Northbridge. Der PCIe-Rootkomplex, der bei X58 für "DMI" benutzt wird, ist nur PCIe v1. Das macht aber wegen der geringen Bandbreite für den X79 keinen Sinn. Also wird Intel von den auf der NB vorhandenen PCIe v2 Lanes 4 für die Anbindung abzweigen müssen.

Das kann so nicht sein, die Lanes des X58 müssen alle Gen2 sein. Dass das DMI nur Gen1 ist, liegt an der ICH10, ebenso wie bei S1156, wo die CPU auch Gen2 kann, der Chipsatz abe rnur Gen1. Ein PCIe-Controller kann imho nicht x-Lanes Gen2+ x-Lanes Gen1 bereitstellen. Sieht man auch wunderbar bei AMD, ob A-Link ExpressII oder III hängt von der Southbridge, nicht von der Northbridge ab. Siehe auch meine nächste Anzweiflung.

Der Chipsatz (im Inteljargon jetzt PCH genannt) C600/X79 wird über 4 Lanes DMI 2.0 PLUS(!) 4 Lanes PCI 3.0 an die CPU angebunden. Per CPU steht ein Rootkomplex mit 40 Lanes PCIe 3.0 zur Verfügung, 8 weniger macht verbleibende 32! Das reicht für 2 16fach PEGs oder 4 8fach PEGs oder einen 16fach PEG sowie zwei 8fach Slots, je nachdem, wie der Rootkomplex in der Lage ist die Lanes zu Nodes zusammenzufassen. Die 10 SATA 6GB/SAS 2.0 Ports auf der PCH haben wohl die 4 PCIe 3.0 Lanes notwendig gemacht. Warum Intel einen solchen Weg gegangen ist und nicht gleich wie beim X58 das QPI zum Einsatz gebracht hat, ist mir ein Rätsel, aber Intel hat bislang immer(!) einen Makel ins Design gepflanzt. Vermutlich sind es Kostenfragen, denn ein QPI im C600/X79 würde den Chip vermutlich aufgrund von Evaluationsprozessen ein paar Pfennig teurer machen. Also besser PCIe Lanes abgreifen, die ja schon vorhanden sind.

Das ist mir noch ein Rätsel. Wie ich oben geschrieben habe, kannder Chipsatz nur entweder alle Lanes Gen2 oder Gen3 betreiben, nicht gemischt. In der Skizze vom Asus R.O.G. Dualsockelboard ist dass auch so angegeben, dort stehen DMI 2.0 und nochmal 4x PCIe Gen2 nebeneinander, obwohl es für mein Verständnis einfach ein verdoppeltes DMI ist. Trotzdem sind aber noch 4 überschüssige Lanes Gen3 von der S2011-CPU und 8 Lanes Gen2 vom X79-Chipsatz aufgeführt.
Haben SNB-E und X79 nun 44 bzw. 16 oder 40 bzw. 12 Lanes?

Und wie bensen schon sagte, ist der X79 wohl einfach ein mit vielen zusätzlichen SATA-Controllern aufgepumpter P67. Vermutlich ist es auch viel aufwändiger, einen Controller für ein zusätzliches Interface (QPI, HT) zu integrieren, als den PCIe-Controller um ein paar Lanes zu erweitern. Bisher hat nur Nvidia HT zur Anbindung der Southbridge genutzt, alle anderen nutzen PCIe. Außerdem braucht der X79-Chipsatz ja außer 1-2 USB3.0-Controllern wirklich keine Zusatzschips (wenn ein Intel LAN-PHY benutzt wird).

 

[Eisenfaust]

[löschen]

 

[Tigerfox]

Meinst du dieses Blockbild oder dieses?

Stimmt schon, da steht explizit Gen3, allerdings **. Nur wie soll das möglich sein, entweder unterstützt der Chipsatz Gen3 komplett oder garnicht.

Und imho ist der PCH nichts anderes als eine Southbridge. Was hat der denn bitte noch von einer Northbridge, das ihn zum Hybriden macht? Eine Northbridge besteht klassisch aus Speichercontroller, Graka-Anbindung und/oder IGP. Das sitzt seit seit Clarkdale alles in der CPU. Lediglich das FDI unterscheidet einige PCH von einer klassischen Southbridge, aber gerade das haben P67 und X79 ja nicht.

 

[Eisenfaust]

[...]

Stimmt schon, da steht explizit Gen3, allerdings **. Nur wie soll das möglich sein, entweder unterstützt der Chipsatz Gen3 komplett oder garnicht.

Muß es so sein, weil Du es sagst oder weil Du ein Fachmann auf dem Gebiet bist? Warum soll ein Chipsatz nicht über ein PCIe 3.0 Interface zur Kommunikation mit einem "Peer" habe, um Daten auszutauschen? In den Blockbilder wird auch explizit geschrieben, daß diese PCIe 3.0-Interface für den SATA 6GB/SAS 2.0 Controller ist. Heutzutage ist man in der Lage, den Ingenieuren sei dafür gedankt, mehrere logisch getrennte Geräte auf einen Silziumtrager aufzubringen. Ich beziehe mich auf dies vor geraumer Zeit gestreute Information. Sie mag falsch sein. Allerdings gibt es offiziell nichts und darob ist Spekulation legitim. Auch wenn ein paar Wichtigtuer das anders sehen mögen.

Und imho ist der PCH nichts anderes als eine Southbridge. Was hat der denn bitte noch von einer Northbridge, das ihn zum Hybriden macht? Eine Northbridge besteht klassisch aus Speichercontroller, Graka-Anbindung und/oder IGP. Das sitzt seit seit Clarkdale alles in der CPU. Lediglich das FDI unterscheidet einige PCH von einer klassischen Southbridge, aber gerade das haben P67 und X79 ja nicht.

Es gibt keine 'Definition". Diese Begrifflichkeiten haben sich allenthalben durch gewisse Gemeinsamkeiten aller Hersteller bezüglich eines Zwei-Chip-Paradigmas etabliert. Es ist also völliger Unsinn was Du da schreibst.
Intel bezeichnet den Baustein als PCH - also weder SB noch NB. Und wenn die Miniaturisierung es zuläßt und es Vorteile bringt wird sicherlich auch der Massenspeichercontroller irgendwann auch in der CPU "verschwinden". Was machen dann die Korinthenkacker, die auf ihren selbstgemachten "Definitionen" pochen? Früher waren "Computer" nichts weiter als TTL Gräber, gigantische Ansammlungen diskreter Logik, die zusammen eine Funktionsgruppe bildeten. Die unterscheidbaren Baugruppen heutzutage tragen physikalischen Grenzen der Miniaturisierung und Zusammenfassung Rechnung, allerdings denke ich, daß mit fortschreitende Verkleinerung der Strukturbreite SoC auch für komplexe Rechner Geltung haben wird - wobei es fraglich ist, was "komplex" ist. Heute werkelt in einem Smartphone eine ähnliche bis leistungsstärkere Hardware wie noch ehedem 1989 in einem Acorn Archimedes 410, der mit dem Urahn der ARM CPU befeuert wurde (VL86C010).

Letztlich ist all das hier nur hohles Getue. Solange Intel die endgültigen Spezifikationen nicht an den Mann gebracht hat, wissen wir wenig. Und was würde es uns bringen, wenn wir es wüßten? Auch nichts! Denn niemand kann bislang ein neues Produkt dieser Baureihen erwerben.

Allenthalben dann ist soetwas von Wert, wenn man sich privat etwas Größeres anschaffen möchte und die entwicklung konkurrierender Unternehmen an einem Scheideweg stünden. Das ist allerdings nicht der Fall und jedwede Unwägbarkeit läßt sich mit Geduld bis Ende des Jahres aus der Welt schaffen.

 

[Tigerfox]

Natürlich muss es nicht so sein, weil ich es sage, ich halte es nur für extrem unwahrscheinlich und unlogisch. Ein Wichtigtuer bin ich deswegen nicht, ich melde nur ernsthafte Zweifel an überall verbreiteten fragwürdigen Informationen an. Die werden wohl kaum einen extra 4-Lane PCIe Gen3 Controller nur für diesen Chipsatz und nur für diese extra Verbindung in den Chip packen, auch wenn die dollen Ingenieure das können. Da wäre es eine sehr viel einfachere Lösung, mehr Lanes reinzupacken.
Außerdem steht das Diagramm von Asus gegen die Gen3-Theorie und das stellt immerhin eine praktische Umsetzung dar. Oder kann der hinzugekommene SATA/SAS-Controller eine eigene PCIe-Verbindung unabhängig vom Rest des Chipsatzes haben, so als hätte Intel einen SAS-zu-PCIe controller an den P67 drangeflanscht?

Von Definitionen redest nur du, ich rede nur von gewohnten Eigenschaften. Die PCHs stellen nunmal genau die Funktionen bereit, die wir von Southbridges seit eh und je gewohnt sind und gerade bei denen ohne FDI, wie eben dem X79, auch kein bischen mehr. Ob Intel die Dinger PCH, ICH, MCH oder FCH nennt ist mir schnurzpieps, sind alles Kunstwörter. Wichtig ist, was die Dinger tun.
Insofern schreibe nicht ich völligen Unsinn, sondern du. Daher weiss ich auch nicht, welche Korinthenkacker mit selbsergemachten Definitionen du meinst. Ich merke nur an, das die ach so tollen PCHs eben nichts anderes als das sind, was fürher die ICHs waren, weshalb das Chipset für mich einiges an Bedeutung verloren hat das wundersame an dieser News nicht die technische Möglichkeit ist.
Eigentliche Hybriden aus NB und SB waren eher die Singlechips von Nvidia für AMDs K8 und K10. Dort waren die traditionellen SB-Funktionen mit der Graka-Anbindung und später der IGP auf einem Chip.
Auch da sah man aber schon einen Nachteil fortschreitender Integration: Die Dinger wurden recht warm und brauchten gute Kühlung, mehr als die Konkurrenz von ATI/AMD.
Daher weiss ich auch nicht, ob es thermisch so gut ist, alles in einen Chip zu integrieren, der dann der einzige Hotspot auf dem Board ist. Die SB verbraucht allerdings meist so wenig, dass dies den Braten auch nichtmehr fett machen wird. Bei einer NB wie bei SNB-E war das sicher ein größeres Problem, wenn man daran zurückdenkt, welche Hitzköpfe X38/48 und der nForce 790i waren.

 

[Scriptkid]

Ich bin für meinen Teil sehr gespannt auf den neuen Sockel, denn ich erwarte einen Leistungsschub und werde einer der ersten sein, die sich ein solches Board zulegen werden.