News Nvidia „Pascal“ folgt Maxwell im Jahr 2016

Wolfgang

Redakteur
Teammitglied
Registriert
Nov. 2002
Beiträge
8.596
Nvidias CEO Jen-Hsun Huang hat die GTC 2014 mit einem Ausblick auf die GPU-Generation nach „Maxwell“ begonnen. Die auf den Namen „Pascal“ getaufte Generation soll mit zwei Einschränkungen aktueller Grafikkarten aufräumen: der zur Verfügung stehenden Speicherbandbreite und der Zusammenarbeit zwischen CPU und GPU.

Zur News: Nvidia „Pascal“ folgt Maxwell im Jahr 2016
 
Das ist für den Normalo User ja weniger wichtig da es ja eindeutig auf das Professional Segment abzielt, ist zwar nett zu Wissen aber für Gamer "noch" uninteressant. Zuerst mal müsste der NVLink Einzug auf Mainboards halten.

Mir wären mehr Neuigkeiten zu den kommenden Maxwell Karten lieber gewesen.
 
Hat nvidia schon DMI Lizenzen von Intel gekauft oder hängen die sich in den Speicherbus rein wenn sie PCIe umgehen? Hypertransport wäre ja kein Problem weil offener Standard, nur aber leider von AMD, so ein Pech aber auch....

Was für totalen Blödsinn reden die da? Für wie blöd will der uns verkaufen? Hat er die neuen Holzschrauben schon bestellt?

Intel kann einen neuen Peripheriebus durchdrücken, siehe PCI und PCIe. nvidia ist einfach nur ein kleiner Frosch mit großer Klappe.
 
3D-Memory bedeutet nichts anderes als dass der Speicher auf mehreren Ebenen auf einem Wafer angeordnet ist und so ohne einen immens größeren Platzbedarf die Bandbreite massiv gesteigert werden kann.

Da fehlt ein "T". Willst'n T? :lol:

B2T:

Naja, bis 2016 ist doch eh noch lange Zeit. Mal seh'n, was sich da noch alles entwickelt. Bisher sind es ja nur Versprechen, die noch gehalten werden müssen. ;)
 
Weiß jemand, wie das mit der Kompabiität mit CPUs aussieht? Die haben aktuell nur PCIe und DRAM controller an board.
 
Langsam sieht man immer deutlicher das fast nix mehr raus zu holen ist aus Strukturverkleinerung und der dadurch niedrigeren Stromaufnahme - ich gehe eh schon lange davon aus das unter 20nm nicht mehr viel geht. Ab dann sind eben andere Wege gefragt um eine Steigerung zu erzielen. Jaa es wird immer enger, wer kauft schon eine neue GraKa wenn diese nur ~7-8% schneller ist wie die alte?!
 
@Darkscream:
Was für'n Schmarn. Wenn unterhalb von 20nm nicht mehr viel ginge würde Intel doch wohl kaum nächstes Jahr 14nm in Masse ausliefern und danach mit 10, 7 und 5nm planen, oder?
Davon mal abgesehen wäre es nett wenn du mal deine Rechtschreibung & Grammatik aufpolieren würdest. Bei mir würde das zum Verständnis beitragen.

Darkscream schrieb:
Langsam sieht man immer deutlicher, dass fast nix mehr raus zu holen ist aus Strukturverkleinerung und der dadurch niedrigeren Stromaufnahme [...] wer kauft schon eine neue GraKa wenn diese nur ~7-8% schneller ist als die alte?!
 
Zuletzt bearbeitet: (Rechtschreibfehler)
Naja langsam aber sicher muss neue Architektur her. Mal schauen ob Pascal dies sein wird, denn bei aktueller ist man am Ende angelangt.

Aktuell heißt es ja im Grunde etwas optimieren und einfach die Anzahl der Shadereinheiten vergrößern. AMD hat zuletzt mit Mantel gezeigt, dass noch sehr viel Platz für Verbesserungen da ist.
 
@KaHaKa
Du hast mich doch verstanden-oder? Keine Ahnung ob man jetzt studiert haben muss um sich in einem Forum zu äußern. Man kann ja auch mal ein falsches Wort wählen wenn man es nicht getan hat. Sehe ich halt so!
Du bist ja schlimmer als mein Deutsch Lehrer vor 35 Jahren.
Es geht mir übrigens nicht darum das man Dinge nicht weiter verkleinern kann, was sicher auch in Zukunft noch sehr viel Sinn machen wird, es geht darum das man bei Chips die Abwärme nicht mehr abgeführt bekommt. Sicher bei Handys und allen anderen Geräten die wenig Strom verbrauchen sollen eine super Sache - aber bei Bauteilen die verhältnismäßig viel Strom brauchen für ihre Größe, ein großes Problem. Ist ja heute schon bei Intel zu erkennen.

War es diesmal einigermaßen nach ihren Wünschen Herr Klugscheißer?

Übrigens ist es mir im Normalfall scheiß egal mal was falsch zu schreiben, ich spreche ja auch Dialekt und die Osis versehen mich trotzdem.
 
Zuletzt bearbeitet:
Würde mich freuen wenn dann der nächste Chip nach Boltzmann oder Schrödinger und Heisenberg benannt wird. Man könnte das so auch gleich in Reihenfolge weiterführen und sind für Berechnungen auch in der Elektrotechnik wichtig !
 
HominiLupus schrieb:
Hat nvidia schon DMI Lizenzen von Intel gekauft oder hängen die sich in den Speicherbus rein wenn sie PCIe umgehen? Hypertransport wäre ja kein Problem weil offener Standard, nur aber leider von AMD, so ein Pech aber auch....

Was für totalen Blödsinn reden die da? Für wie blöd will der uns verkaufen? Hat er die neuen Holzschrauben schon bestellt?

Intel kann einen neuen Peripheriebus durchdrücken, siehe PCI und PCIe. nvidia ist einfach nur ein kleiner Frosch mit großer Klappe.

"NVLink" wird sich sicher nicht im Desktop Bereich finden, sondern z.B. eine Option im HPC Computing sein. Nichts mit neuem Peripheriebus für uns Endkunden ;)

Wobei PCIe mitlerweile schon deutlich älter ist, als es der AGP geworden ist - insofern könnte man sich schon vorstellen das da irgendwann in ferner Zukunft etwas neues, direkteres kommt - hier könnten die professionellen Chips mit NVLink ja schon die Vorboten sein.
 
Zuletzt bearbeitet:
@Darkscream
Da off-topic gehe ich jetzt auf Rechtschreibung nicht weiter ein. Sollte jedenfalls nicht unfreundlich sein.
Deine Aussage zu Wärme pro Fläche habe ich jedenfalls erst jetzt verstanden; danke für die Präzisierung. Allerdings sollte ja mit kleinerer Strukturbreite nicht nur die Fläche sondern auch der Stromverbrauch (und damit die Abwärme) sinken (zumal die Hersteller ja immer mehr Stromsparmechanismen abseits der Strukturbreite einbauen). Und ich stimme Lahatiel zu: Si ist ja nicht der heilige Gral der Halbleiterindustrie - C-Monolayers / Graphen haben in dem Bereich großes Potential! (Hier noch eine Quelle zu der, die Lahatiel schon genannt hatte.)
 
KaHaKa schrieb:
@Darkscream:
Was für'n Schmarn. Wenn unterhalb von 20nm nicht mehr viel ginge würde Intel doch wohl kaum nächstes Jahr 14nm in Masse ausliefern und danach mit 10, 7 und 5nm planen, oder?
Davon mal abgesehen wäre es nett wenn du mal deine Rechtschreibung & Gramatik aufpolieren würdest. Bei mir würde das zum Verständnis beitragen.

Hauptsache selber klugscheißen und es dann nicht mal hinbekommen das Wort Grammatik richtig zu schreiben.
Nun ja, was soll man groß zur News sagen? NV hat wieder brav ne Technologie von AMD abgekupfert und gut is, was soll das?!
 
Niemand ist unfehlbar :) Im Gegensatz zu dir muss ich nicht unfreundlich werden um andere auf ihre Fehler hinzuweisen. Danke trotzdem, ist natürlich korrigiert.
 
Etwas bessere Infos im Artikel wären wünschenswert gewesen, anstatt das wiederholen von Nvidias Marketing Geplapper.

NVLink wurde von IBM und Nvidia gemeinsam entwickelt und ist direkter Konkurrent für PCIe 3.0 im Serversegment. Da IBM keine x86 Sparte mehr hat und die Power CPUs mit einem NVLink Controller ausgestattet werden, reiht sich das ganze zu den anderen schon vorhandenen CPU/GPU Interlinks wie HT, QPI und Seamicros Fabric.

Wohl unwahrscheinlich, dass dieser Controller jemals seinen Weg in ein Intel oder AMD Produkt findet. Daher auch nicht in den Desktop solange IBM nicht wieder mit Power CPUs dort mitmischen will....

Im Prinzip schließt Nvidia eine Lücke im Server Portfolio.

http://thenextweb.com/insider/2014/...oming-2016-5x-12x-faster-data-sharing/#!BlhBW
Artikel:
Die auf den Namen „Pascal“ getaufte Generation soll mit zwei Einschränkungen aktueller Grafikkarten aufräumen: der zur Verfügung stehenden Speicherbandbreite und der Zusammenarbeit zwischen CPU und GPU.
Eine Einschränkung die sowohl AMD als auch Intel längst nicht so betrifft wie Nvidia, die als einzige noch ihre GPUs über PCIe anbinden müssen, da keine Interconnect IP vorhanden war bisher.
 
Zuletzt bearbeitet:
Wenn man mit Silizium durch ist, wird das Material gewechselt und es geht mit Graphen weiter. Es geht immer weiter und weiter und...

http://www.spiegel.de/wissenschaft/t...-a-784443.html

Wie in diesen euphorischen Artikeln immer "vergessen" wird, dass man momentan keine Möglichkeit sieht, Graphen digital zu nutzen. Das ist zwar für analoge Schaltkreise ganz toll, aber für die braucht man kein Graphen.
Damit kann man vermutlich keine Mikrochips bauen, ohne sämtliche Erfahrungen an mehreren Jahrzehnten SI CMOS einfach wegzuwerfen.
 
@[F]L4SH
Naja, man kann auch kein Elektroauto bauen, ohne sämtliche Erfahrungen an mehreren Jahrzehnten Otto-Motor "einfach wegzuwerfen". Trotzdem wird in der Richtung für viel Geld geforscht und entwickelt, auch von den ganz großen der Branche, einfach weil da viel Potential gesehen wird.
 
Zurück
Oben