News „RDNA 3.75“ für FSR 4?: „RDNA 4m“ ist vielleicht doch mehr als nur Marketing

[stefan92x]

Wobei halt trotzdem fraglich ist, ob 8 RDNA3.5 CUs mit FSR4 als Nachfolger von 16 RDNA3.5 CUs so toll sind.

Wobei da wiederum die Frage ist, ob das eine der Nachfolger des anderen ist. AMD verkauft ja aktuell den ganz großen Strix Halo mit 40 CU, Strix Point mit 16 CU und Krackan mit 8 CU. Für letzteren würde das passen als direkter Nachfolger.

 

[SVΞN]

Weder bei Moores Law is Dead, noch 3D Center noch hier hat man was zur Grafik von Medusa Ridge (nicht Point) was gelesen.

Liegt wohl auch daran, dass es Medusa Ridge wohl nicht geben wird.

Es wird wohl spekuliert eher so sein…

- Ryzen AI 500 („Medusa Point“): Zen 6 („Morpheus“) + Zen 6c („Monarch“) + RDNA 4m („GFX117X“)

- Ryzen AI Max („Medusa Halo“): Zen 6 („Morpheus“) + RDNA 5 („GFX130X“)

- Ryzen X/10000 („Olympic Ridge“): Zen 6 + RDNA 4m(?) oder 3.5(?)

Dass der Desktop unter „Olympic Ridge“ laufen wird, hat sich in der Gerüchteküche inzwischen etabliert.

Aktuell ist es ja auch so Strix Point, Strix Halo und Granite Ridge.

Folglich wäre Medusa Point, Medusa Halo und Olympic Ridge ziemlich einleuchtend.

Aber bislang gibt es dazu noch nichts wirklich belastbares.

Liebe Grüße
Sven

 

[Rock Lee]

In Ryzen 7000/9000 ist doch nur so ne winzige 2CU Grafik drin (oder genau deswegen).
Vielleicht lässt sich das RDNA4 Design nicht auf derart winzige Cluster zurechtstutzen.
Aber mit so einer winzigen Onboardgrafik zieht man dann eh überall den kürzeren vs. Intel.
Es muss also so gewollt sein.

Ich beurteile das alles rein aus Gaming Sicht und da geht AMD seit der CES letztes Jahr und RDNA4 Release / FSR Update absolut stiefmütterlich "mit uns" um.
Für Office Computer/Notebooks Prozessoren ist mir herzlich egal was drinsteckt. Hauptsache sparsam, kann 3 Displays ansteuern und spielt 4K Videos flüssig ab.

also für eine "richtige APU" hast du ja Medusa Point.
Das Ding ist wirklich nur dafür da, dass du zur Not für den Desktop-Ryzen keine Grafikkarte brauchst um einen Monitor anzuschließen und Youtube Videos zu schauen. 95% aller Käufer werden eh eine dedizierte GPU in ihrem Setup dabei haben.
Bei Medusa Point hast du dann nen deutlich größeres IO-Die laut MLID mit
8-16CUs,
4* Zen6
4* Zen6c
2* Zen6LP Kernen
Zusätzlich kann man lt. diesen Gerüchten optional noch ein 12C Zen6-Chiplet wie es auch bei Medusa Ridge (/ Olympic Ridge @SVΞN )
genutzt wird integrieren.

Edit: Namen sind Schall und Rauch, gemeint ist das technische Setup.

 

[ETI1120]

@Jan

So wird es GFX1170 allem Anschein nach möglich sein, bestimmte WMMA- und SWMMAC-Instruktionen auszuführen, die RDNA 3 und RDNA 3.5 nicht, wohl aber RDNA 4 beherrscht und bei Machine-Learning-Workloads genutzt werden könnten.

Wenn Du in den Pull Request rein schaust, siehst Du dass GFX11.7 alle WMMA und SWMMAC Befehle bekommen hat, die neu mit GFX12 eingeführt wurde.

Sie sagen dazu nichts. Es ist Produktpolitik und fertig.

Das wundert Dich?

Außerdem hat Vega in Renoir eine sehr gute Figur gemacht.

Vielleicht ja RDNA 3,8943

RDNA4m könnte schon passen.

RDNA3 ist wie Vega: Es stirbt NIEEEE!!

Das Ende von Vega ist absegbar, die MI455MI355 ist die letzte GFX9 GPU.

GFX11.7 hat einige Gemeinsamkeiten mit GFX12. D. h., GFX11.7 ist eher ein hybrid von RDNA3.5 und RDNA4.

Und wenn ich es richtig verstanden habe @Volker hau mich, wenn ich das nächste mal im Büro bin und es falsch im Kopf habe - steht Zen 6 als APU doch eh erst zum Jahresende oder Anfang nächsten Jahres an.

Medusa Point ist 2027. So hat es AMD auf dem FAD gezeigt.

Wenn es so wie üblich läuft Vorstellung zur CES und im Laufe des ersten Halbjahres werden die ersten Notebooks angekündigt und dröpfeln dann auf den Markt.

Entsprechend könnte die Änderung jetzt eben auch noch umsetzbar sein, ohne dass man groß was verschieben muss und wenn nicht so lange.

Dass die Änderungen jetzt in LLVM auftauchen heißt noch lange nicht dass die Änderungen erst jetzt beschlossen wurden. Der Tape out von Medusa Point muss bereits erfolgt sein. Wenn Medusa Point GFX11.7 verwendet ist die Entscheidung während des Chipdesigns von Medusa Point gefallen. ich würde Mal tippen vor 2 Jahren.

 

[ruthi91]

Über ungelegte Eier, erst recht wenn dieser MLID was fabuliert, kenne ich mich nicht aus.
APUs gab es ja bisher auch die für Einstiegslevel Gaming gut waren, die Ryzen G Modelle.
Mir ist relativ egal was AMD da zusammenwürfelt/bastelt.

Aber sobald das Produkt Gaming Fokus hat, muss halt FSR4 Tauglichkeit drin sein.
Und die Radeon 9000 haben ja gezeigt, dass grundsätzlich die RDNA4 Architektur ein toller Wurf geworden ist (Leistung, Effizienz). Es wäre also verschenktes Potenzial, da weiter ein altes Pferd zu reiten.

 

[Rock Lee]

Aber sobald das Produkt Gaming Fokus hat, muss halt FSR4 Tauglichkeit drin sein.

Hätte es in dem Fall ja nicht, da der Gaming Fokus bei der dGPU liegt.
Für alles weitere gibt es dann andere APUs mit mehr Leistung und anderer Architektur.

 

[Icke-ffm]

Was wissen wir eigentlich über den IOD der nächsten Desktop Ryzens?

Leider gibt es dazu noch nirgends irgendwelche leaks, obwohl ich immer noch hoffe, das der eventuell noch vor Zen6 und den Zen5 CCDs von Halo kommt aber auch dazu gibt es leider nichts zu finden.
Denke aber den neuen IOD wird es sowohl mit Zen5 als auch Zen6 geben, allein aus Kostengründen da der Zen5 CCD in 4nm erheblich günstiger in der Fertigung sein dürfte. Dennoch auch gute 5% mehr Leistung aus Zen5 dank neuem IOD durch Optimierung von SI und Fertigung.
Meine Hoffnung an den neuen IOD
Optimierung des SI
Deutlich bessere Effizienz
NPU um die MS Vorgaben zu erfüllen, und gut bei den OEMs anzukommen.

AMD muss im nächstem Jahr deutlich aggressiver auf den NB Markt angreifen, das sie da auch Mal bisschen Geld verdienen

 

[ETI1120]

Über ungelegte Eier, erst recht wenn dieser MLID was fabuliert, kenne ich mich nicht aus.
APUs gab es ja bisher auch die für Einstiegslevel Gaming gut waren, die Ryzen G Modelle.
Mir ist relativ egal was AMD da zusammenwürfelt/bastelt.

Die ganze Diskussion "RDNA3.5 forever in den APUs" ist, wenn ich Deiner Sprachwahl folge, ein ungelegtes Ei. Die Infos kommen von denselben Leuten.

Zum Line up der Zen 6 APUs erzählen mehrere Akteure fast dasselbe. D. h. MLID ist nur einer von mehreren.

Aber sobald das Produkt Gaming Fokus hat, muss halt FSR4 Tauglichkeit drin sein.

Wir reden über APUs und da gibt es jedesmal hefige Diskussionen, ob APUs fürs Gaming tauglich sind. Hier geht es um APUs mit maximal 8 CUs. Das ist jetzt nicht der Traum der Gamer.

Laut Gerüchte gibt es zwei weitere APUs mit RDNA 5 und deutlich mehr CUs.
(Sofern AMD bei RDNA5 überhaupt noch die Bezeichnung CU für einen halben WGP verwendet)
Die eine soll Medus Halo sein die andere Medusa Halo Mini. Medusa Halo Mini ist wenn die Specs zutreffen der Nachfolger von Strix Point.

Für Medusa Halo und Medusa Halo Mini werden spätere Termine genannt.

Und die Radeon 9000 haben ja gezeigt, dass grundsätzlich die RDNA4 Architektur ein toller Wurf geworden ist (Leistung, Effizienz). Es wäre also verschenktes Potenzial, da weiter ein altes Pferd zu reiten.

Bei den Halbleitern zählt nun Mal Performance, Power, Area.

Im konkreten Fall ist die Frage für AMD wiegt die höhere Gamingleistung von RDNA4 den höheren Flächenverbrauch auf? Gamer kaufen eine solche APU nur dann, wenn das Notebook ohnehin eine dGPU hat.

Wenn die Annahme zutrifft, dass GFX11.7 für Medusa Point kommt, geht es IMO nicht um FSR4 sondern um AI im allgemeinen.

 

[DevPandi]

Dass die Änderungen jetzt in LLVM auftauchen heißt noch lange nicht dass die Änderungen erst jetzt beschlossen wurden.

Da hast du absolut recht, mir gings an der Stelle eher darum:

Der Tape out von Medusa Point muss bereits erfolgt sein. Wenn Medusa Point GFX11.7 verwendet ist die Entscheidung während des Chipdesigns von Medusa Point gefallen. ich würde Mal tippen vor 2 Jahren.

Mit aller Wahrscheinlichkeit. Allerdings sind solche Anpassungen - hier - überschaubarere und erfordern eben kein vollständiges Re-Design, sondern je nach dem, was gemacht wird, auch nur partiell und das wirkt sich eben auf alle Ebenen aus, so dass so eine Anpassung eben auch "kurzfristiger" erfolgen kann, weil die ganze Kette dahinter kürzer ist.

 

[ruthi91]

Mir gehts vorallem um APUs in der SteamMachine oder den aktuellen / zukünftigen Chips in Handhelds oder auch den NextGen Konsolen, aber bei letzteren bin ich mir recht sicher, dass dort kein Flickwerk passieren wird. (Vermutlich weil Sony und Microsoft sich nicht derart lumpen lassen).
Gaming Notebooks mit AMD Grafikkarte kauft quasi niemand (1% Marktanteil).
Normale Notebooks mit AMD Prozessor sollten vom Featureset und Leistung ebenbürtig sein zu dem was Intel mit Panther Lake vorgelegt hat. Sprich ausreichend Leistung für alte und eher anspruchslose Spiele und für Kinder oder Gelegenheitsspieler reicht das.

 

[TheInvisible]

Hab gedacht fsr4 kommt ganz sicher für rdna3, für was dann dieser Chip?

 

[AlphaKaninchen]

@TheInvisible Also mein Kenntnisstand ist das jemand von AMD gesagt hat sie Testen es ohne konkretes versprechen das es kommt, das wurde dann von Leuten wie MLID immer wieder raus geholt als sie haben gesagt es kommt...

 

[ETI1120]

Denke aber den neuen IOD wird es sowohl mit Zen5 als auch Zen6 geben, allein aus Kostengründen da der Zen5 CCD in 4nm erheblich günstiger in der Fertigung sein dürfte. Dennoch auch gute 5% mehr Leistung aus Zen5 dank neuem IOD durch Optimierung von SI und Fertigung.

Aus Kosten- und Kapazitätsgründen wird AMD Zen 5 ganz einfach so weiterproduzieren wie bis jetzt auch. Es gibt keine Extrawurst für den Desktop, da die CCDs für Granite Ridge und Turin von denselben Wafern kommen.

der neue IOD wird teurer als der alte IOD. Zen 5 wird sobald Zen 6 kommt preislich nach unten rutschen. Da bleibt kein Spielraum die Kosten zu erhöhen.

Meine Hoffnung an den neuen IOD
Optimierung des SI
Deutlich bessere Effizienz
NPU um die MS Vorgaben zu erfüllen, und gut bei den OEMs anzukommen.

Angeblich soll CUDIMM unterstützt werden.
Alle gehen davon aus, dass der Zen 6 Ryzen auch mit Advanced Packaging kommt, und damit kommt auch Infinfinty Fabric Advanved Packaging. Infinfinty Fabric Advanved Packaging kann ein-, ausgeschaltet und besser der tatsächlichen Last angepasst werden.
Eine NPU mit mehr als 40 TOPS benötigt einiges an Fläche. Sie ist nur interessant wenn keine Grafikkarte verbaut wird. OEMs die eine NPU wollen kann AMD mit Gorgon Point und danach mit Medusa Point bedienen.

AMD muss im nächstem Jahr deutlich aggressiver auf den NB Markt angreifen, das sie da auch Mal bisschen Geld verdienen

Das hat mit dem IOD nichts zu tun.

AMD muss ganz einfach die Preise für Gorgon Point niedriger als für Strix-/Krakan Point ansetzen. Dann wird es schon passen.

 

[ETI1120]

Mir gehts vorallem um APUs in der SteamMachine oder den aktuellen / zukünftigen Chips in Handhelds oder auch den NextGen Konsolen, aber bei letzteren bin ich mir recht sicher, dass dort kein Flickwerk passieren wird. (Vermutlich weil Sony und Microsoft sich nicht derart lumpen lassen).

Die APUs in den NextGen Konsolen haben nichts mit den hier diskutierten APUs zu tun. Sony wird sich ihr Flickwerk*) von SemiCustom zusammenbasteln lassen. Bei Microsoft schauen wir Mal ob es überhaupt noch eine klassische Konsole geben wird. Da gibt es sich widersprechende Gerüchte.

Die SteamMachine nutzt aktuell eine APU, die von SemiCustom entwickelt wurde, wie es heißt ursprünglich für Microsoft. Die Frage ist was passiert beim Nachfolger. Lässt Valve sich eine APU von AMD bauen? Oder nehmen sie was von der Stange?

*) Flickwerk = Unterschiede zur RDNA 5

Gaming Notebooks mit AMD Grafikkarte kauft quasi niemand (1% Marktanteil).

Es soll auch Gaming Notebooks mit AMD CPU und Nvidia GPU geben.

Normale Notebooks mit AMD Prozessor sollten vom Featureset und Leistung ebenbürtig sein zu dem was Intel mit Panther Lake vorgelegt hat. Sprich ausreichend Leistung für alte und eher anspruchslose Spiele und für Kinder oder Gelegenheitsspieler reicht das.

Die Masse der Notebooks wird fürs Arbeiten und nicht zum Spielen gekauft. Für diese Käufer war bisher die Fläche die AMD für die CUs*) verwendet hat, totes Silizium. Mit AI kann sich das ändern und es ist folgerichtig von AMD die erheblich höhere AI-Performance von RDNA 4 zu übernehmen. Aber wieso Fläche in eine bessere Raytracing-Performance investieren?

*) Damit Display Engine und VNC verwendbar sind, muss die GPU mindestens 2 CU (1 WGP) haben.

Allerdings sind solche Anpassungen - hier - überschaubarere und erfordern eben kein vollständiges Re-Design, sondern je nach dem, was gemacht wird, auch nur partiell und das wirkt sich eben auf alle Ebenen aus, so dass so eine Anpassung eben auch "kurzfristiger" erfolgen kann, weil die ganze Kette dahinter kürzer ist.

Das schließe ich nicht aus.

Hatte ich ganz vergessen, es gibt ein Shipping Manifest zu Medusa 1 vom 10 November 2025:

https://x.com/Olrak29_/status/2010576576405295573

• Das Shipping Manifest bestätigt das Medusa Point 1 mit 4 Classic und 4 Dense Kernen kommt.
• Es gibt allerdings keinen Hinweis auf die des öfteren genannten 2 LP Kerne
• 1384 ist sehr wahrscheinlich die Anzahl der Pins, was darauf hindeutet dass FP10 mit LPDDR5/5X kommt

Das Datum des Shipping Manifests deutet darauf hin dass der Tapeout von Medusa 1 spätestens August/September 2025 erfolgt ist.
Während des Physical Designs und der Design Verification können diese Änderungen nicht mehr erfolgt sein. Sie können spätestens während des Chip Designs erfolgt sein. Und da auch nicht ganz am Ende, da auch dort AFAIU schon verifiziert werden muss.

Aber auf der anderen Seite, kann es auch sein, dass AMD es von Anfang Medusa point mit GFS 11.7 geplant hat. Wenn unsere Annahme zutrifft GFS 11.7 ist für die kommenden APUs.

Wir werden in der nächsten Zeit sehen was noch zu GFX11.7 im LLVM Code auftaucht. Auf der Ebene der Pull Requests ist es sehr einfach zu tracken. Was aber nicht vollständig sein muss.

 

[stefan92x]

Aus Kosten- und Kapazitätsgründen wird AMD Zen 5 ganz einfach so weiterproduzieren wie bis jetzt auch. Es gibt keine Extrawurst für den Desktop, da die CCDs für Granite Ridge und Turin von denselben Wafern kommen.

Zu 99% gehe ich davon aus, dass du recht behalten wirst. Zu 1% gebe ich zu bedenken, dass Strix Halo eben auch schon produziert wird, mit eigenen CCDs. Es ist nicht besonders wahrscheinlich (wir hatten ja schon einige Diskussionen rund ums Thema Shoreline), aber falls die Halo-CCDs mit dem Zen 6 IOD kompatibel sein sollten, könnte das schon ein interessantes Produkt sein, das in Sachen Effizienz (und damit bei TDP-limitierten Modellen auch in Sachen Leistung) zwischen dem aktuellen Zen 5 und Zen 6 liegen dürfte.

Ob das wirklich möglich ist, ist fraglich, ebenso ob die Lücke groß genug wäre, aber es gäbe sie zumindest.

 

[Convert]

Soweit ich mal gelesen habe, scheint RDNA4 bzw. die 9070/9070XT mit undervolten und power limit sehr effizient zu laufen. Ich glaube die quetschen einfach den letzten Pfennig raus...

Richtig, es geht ums Geld. RDNA4 verbraucht recht viel Chipfläche. RDNA 3.x ist sparsamer bei der Chipfläche, daher prädestiniert für eine APU.

 

[ETI1120]

Zu 99% gehe ich davon aus, dass du recht behalten wirst. Zu 1% gebe ich zu bedenken, dass Strix Halo eben auch schon produziert wird, mit eigenen CCDs.

Bei Strix Halo hat sich AMD einen Luxus geleistet. Das hat AMD auch getan, um die Produktion für Zen 6 austesten zu können.

Es ist nicht besonders wahrscheinlich

Wenn AMD Zen 5 neu mit den CCDs von Strix Halo auflegt, was macht AMD dann mit den Bins des Standard CCDs, die bisher für Granite Ridge verwendet werden?

Beide Varianten von Zen 5 parallel zu Zen 6?

(wir hatten ja schon einige Diskussionen rund ums Thema Shoreline),

Hatten wir, und ich komme noch Mal darauf zurück.

Ich habe alles vorbereitet um das Bild des Venice Package ausmessen zu können. Ich gehe davon aus dass das Package 81 x 75,4 mm² hat. Erste Überschlagsrechnungen für den Zen 5 dense CCD kommen bei den Werten von Chips & Cheese raus.

aber falls die Halo-CCDs mit dem Zen 6 IOD kompatibel sein sollten,

Dir ist aber schon klar welche Konsquenzen das nach sich zieht? Dieselben Länge der Shore Line bei Zen 5 classic CCD und Zen 6 classic CCD. Denkst Du dass die Bandbreite des Strix Halo CCD für Venice in SP8 ausreicht?

könnte das schon ein interessantes Produkt sein, das in Sachen Effizienz (und damit bei TDP-limitierten Modellen auch in Sachen Leistung) zwischen dem aktuellen Zen 5 und Zen 6 liegen dürfte.

Es wäre dann interessant, wenn AMD diese Zen 5 Variante verkaufen wollte. AMD will Zen 6 verkaufen und das geht um so leichter je größer der Abstand zwischen Zen 5 und Zen 6 ist.

Ob das wirklich möglich ist, ist fraglich, ebenso ob die Lücke groß genug wäre, aber es gäbe sie zumindest.

Auf deine 99 % antworte ich Mal 99,99 %

Ergänzung (Gestern um 23:53)

Richtig, es geht ums Geld. RDNA4 verbraucht recht viel Chipfläche. RDNA 3.x ist sparsamer bei der Chipfläche, daher prädestiniert für eine APU.

Sehe ich genau so. Das wird AMD aber nie sagen, wenn sie gefragt werden warum sie bei den APUs nicht auf RDNA 4 gehen. Bitte beachten bei den APUs hat AMD bei Zen 5 auch die FPU beschnitten.

 

[stefan92x]

Beide Varianten von Zen 5 parallel zu Zen 6?

In diesem 1% Szenario ja. Mit Unterstützung für schnellerem RAM etc wäre dieser Zen 6 IOD + Zen 5 CCD-Chip leistungsfähiger als die aktuellen Zen 5, aber eben auch teurer.

Dir ist aber schon klar welche Konsquenzen das nach sich zieht? Dieselben Länge der Shore Line bei Zen 5 classic CCD und Zen 6 classic CCD. Denkst Du dass die Bandbreite des Strix Halo CCD für Venice in SP8 ausreicht?

Wie der Interconnect getaktet ist, ist dann ja auch noch die Frage. Die gerüchtete Größe der CCDs würde eine ähnliche Länge der Shoreline zumindest denkbar machen.

Es wäre dann interessant, wenn AMD diese Zen 5 Variante verkaufen wollte. AMD will Zen 6 verkaufen

AMD will Geld verdienen. Mit einem 6- oder 8-Kerner auf Basis des 12-Core CCD verdient AMD nicht viel. Wenn AMD diese Kernzahlen bei Olympic Ridge mit Zen 5 CCDs bedienen würde, wäre das attraktiver.

Auf deine 99 % antworte ich Mal 99,99 %

Auch recht

 

[ETI1120]

Wie der Interconnect getaktet ist, ist dann ja auch noch die Frage.

Die 2 GHz Infinty Fabric Clock ist on Die.

Die monolithischen APUs hatten eher eine niedrigere Infinty Fabric Clock um Enegie zu sparen.

Der IFoP hatte einen weit höheren Takt, was ja in der Natur der Sache einer seriellen Verbindung liegt.

Und Mal zu Bandbreite:

https://old.chipsandcheese.com/2025/10/31/37437/

Die gerüchtete Größe der CCDs würde eine ähnliche Länge der Shoreline zumindest denkbar machen.

Denkbar ist vieles.

Aber hältst Du AMD tatsächlich so bescheuert sich die Bandbreite von Zen 6 zu beschneiden, weil man den cIOD auch noch mit Zen 5 kompatibel machen will. Ausgerechnet zu dem Zeitpunkt als Mal wieder deutlich mehr Speicherbandbreite verfügbar wird, macht AMD zum ersten Mal einen neuen IOD kompatibel mit alten CCDs?

AMD will Geld verdienen. Mit einem 6- oder 8-Kerner auf Basis des 12-Core CCD verdient AMD nicht viel. Wenn AMD diese Kernzahlen bei Olympic Ridge mit Zen 5 CCDs bedienen würde, wäre das attraktiver.

Die Zen 5 laufen so oder so auf jeden Fall weiter. Und dafür muss AMD nichts tun, einfach nur weiter produzieren lassen.

 

[Alesis]

Nur weil es eine B390 in drei Panther Modellen gibt, wird es trotzdem 90% der Menschheit nicht interessieren.
Aktuell ist gähnende Leere mit Panther Books. Auf Geizhals gibt es keine einzige Listung mit B390 iGPU.
Wir wissen nun, es gibt eine B390, wird den Markt aber nicht verändern.
Deswegen hat AMD auch keine Eile. Eile ist bei Venice und Instinct geboten. Da wirkt die B390 wie ein Wassertropfen in einem Vulkan. Denn Intel hat nichts zu bieten.
Mit Radeon 9000 kann man den Bestand halten. RDNA 4 als iGPU würde auch nicht den Marktanteil vergrößern.
Insofern wird nach meiner Auffassung zu viel Wind darum gemacht.
Viel schlimmer sind 8GB VRAM auf einer 5060/5070 Notebook GPU. Schadet aber Nvidia nicht. Gibt ja genügend hier im Forum, die es gerne mit Geschichten, lässt sich toll damit spielen, blumig bemalen.

ASRock Hauptplatine
Zen 4 7600 20W Leerlauf
Mit 20W Leerlauf bin ich trotzdem ein besserer Mensch