News TLB-Bug im Intel Core i7! – Oder doch nicht?

[Einhörnchen]

AMD hätte ihn auch nicht fixen müssen, hat aber den Fehler gemacht und dafür ein Update heraus gegeben, wo sich dann die ganze Medienwelt drauf gestürzt hat. Tja, der Ehrliche ist der dumme und die anderen ... (das Sprichwort passt ja in vielen Bereiche ^^ (Raubkopien))

AMD hat ein Fix rausgebraucht das die Performance in den Boden stampfte. Außerdem kam der Bug dort anders zustande was den Fix auch notwendiger machte. Intel hat ja auch bereits ein Fix draußen, obwohl es mehr eine Richtlinie an OS-Entwickler sein sollte.

Aber an der Meldung sieht man mal was passiert, wenn zuviel auf Gerüchteseiten (Fudzilla und Co) gelesen wird, die oft durch schlecht recherchierte Schnellschüsse auffallen.

 

[mensch183]

Kann mir jemand erklaeren, wie der TLB Bug in den Core2Duos drin sein soll, wenn der TLB doch von der Memory Management Unit (== Speichercontroller) gesteuert wird, die in den Core2Duos ja bekanntlich nicht in der CPU sitzt?

Du haust 2 grundverschiedene Dinge in einen Topf, weil du flapsig übersetzt:

1. memory controller: Dieses Ding erledigt die physische Anbindung der Speichermodule und sitzt in der Northbridge, also z.B. im P45.

2. MMU (memory management unit): Das ist ein in der CPU befindliches Ding, was sich vor allem um die Übersetzung von virtuellen Adressen (mit denen die CPU hantiert) in physische Adressen (die brauch z.B. der memory controller, um mit dem RAMs zu "reden") übersetzt. Die TLBs sind die Caches dieses Übersetzungsmechanismus: Ohne gültigen TLB-Eintrag muß die MMU die Seitentabellen abklappern, um die passende physische Adresse zu einer virtuellen Adresse zu finden. Hat sie die Adresse gefunden, trägt sie das Adresspaar in den TLB ein, damit sie nicht gleich wieder die Seitentabellen abklappern muß, wenn wieder die gleiche virtuelle Adresse abgefragt wird. TLB-Trefferaten liegen über 99% ... der TLB ist also ein sehr effektiver Zwischenspeicher für diese Adressübersetzung.

 

[CuMeC]

Kann mir jemand erklaeren, wie der TLB Bug in den Core2Duos drin sein soll, wenn der TLB doch von der Memory Management Unit (== Speichercontroller) gesteuert wird, die in den Core2Duos ja bekanntlich nicht in der CPU sitzt?

Der TLB sitzt in der CPU, unabhängig davon wo der Speichercontroller sitzt.

 

[Denahar]

Vielen Dank für das News-Update! Das beruhigt immens und sollte nun die ganzen "Schadenfroh-" und "Hasstiraden" ein Ende bereiten.
Danke auch an CB für das sehr objektive Berichten an dieser Stelle.

Super Neuigkeiten!

 

[suessi22]

Moin,

und dieses Update hätte nicht schon die deutsche Intel-Marketingabteilung gestern morgen rausbringen können...
Die wussten wohl nix davon - dass der Fehler bereits gefixt ist - aber ok

MfG Suessi22

 

[Qwerty08]

Wenn es wirklich ein Bios Update gegeben hat, was ich bezweifle. Dann wäre die Bereinigung des Fehlers so einfach gewesen, dass man es auch bei allen Core Serien durchgeführt hätte. Dann stünde der Fehler aber längst nicht mehr auf der Agenda. Aber nun will man das natürlich bereits vorher und unaufgefordert, obwohl man das seit Jahren bei den anderen Serien mitschleift, behoben haben. Wer´s glaubt ist allzu gewillt das zu glauben. Beim 1994er Bug hat man auch bestritten dass das Problem überhaupt auftritt und das an die tausendste Stelle hinter dem Komma geschoben und obendrein noch abgestritten dass Excel überhaupt die FPU benutzt. Dann kam heraus dass bereits bei einfachen Rechnungen an 4. Stelle hinter dem Komma Fehler auftauchen. Und selbst dann musste man noch per Beleg den Kauf der CPU nachweisen. Es gab also keine Rückrufaktion.

 

[Voyager10]

Viel Wind um nichts , der TLB Bug ist schon vor dem Launch per BiosFile gefixt. Das wird jetzt sicher einige traurig stimmen das man keinen weiteren "Verlust" am Core i7 attestieren und das in Meldungen zerreissen kann.

 

[darkarchon]

@mensch183 und CuMeC

Ah okay, dann habe ich das grundlegend verwechselt. Mein Fehler.

 

[Qwerty08]

Bei diesem Bug gibt es nichts zu fixen, weil der Programmierer um den Fehler herum coden muss. Das ist wie überall betont wurde, seit Jahren bei allen Intel CPUs der Fall. Und weil man es bei denen nicht fixen konnte, hat man es auch beim Nehalem nicht gekonnt und schon gar nicht unaufgefordert. Insofern scheint die Behauptung seitens Intel man habe das Problem gefixt, eine nicht nachprüfbare Behautpung zu sein um die Nutzer in Sicherheit zu wiegen. Warum gibt es denn keine zeitgleiche Veröffentlichung der Server Prozessoren? Ganz einfach, weil man wahrscheinlich auf ein weiter bereinigteres Stepping warten muss. Der ganze andere fehlerhafte Schrott wird solange bei den leichtgläubigen Endnutzern abgeladen.

 

[tonictrinker]

@Qwerty08
Aber in der News steht doch, dass der Fehler schon länger immer wieder in dieser Fehlerliste auftaucht. Es wurde also nie etwas verschwiegen. Verstehe nicht, wie sich hier einige zu der Behauptung versteigen, Intel hätte etwas vertuschen wollen oder lügt grundsätzlich. Wärend zu Anfang der unbereinigte Phenom wohl noch (unter bestimmten Belastungen) fehlerhaft arbeitete, war das bei der Core-Reihe bis jetzt nicht der Fall.

Ich nehme mir nicht heraus, einfach zu Behaupten Intel wollte oder konnte das Problem nicht beheben. Die Komplexität solcher Prozessoren ist enorm. Und wenn es sich um einen äußerst selten auftretenden Fehler handelt, den ich vielleicht nicht auf besonders elegante aber doch wirksame Weise umgehen kann, dann mache ich das.


Ach... sinnlos -.-

 

[C3rone]

Verschwörungstheoretiker wie du setzen immer darauf, dass die anderen beweisen müssen, dass ihre Aussagen falsch sind.

Egal ob WTC, JFK, Barschel oder sonst wer. Beweis doch bitte du einfach, dass mit den Intel-CPU irgendwas nicht stimmt. Ansonsten glaub ich eher einem überwachten Konzern als einem RandomInternetUser, der auch behaupten könnte, dass Ketchup aus Jungfrauenblut gemacht wird.

 

[Qwerty08]

Von "verschwiegen" habe ich ja auch nichts gesagt. Man solle jedoch von Intel Seite her nicht so tun als ob man einen Fehler behoben hätte, der nur durch einen Anwender/Programmierer verursacht werden kann.
Es kann also gar keinen Bios Patch gegeben haben. Und zwar aus dem gleichen Grunde weshalb der Fehler bereits in allen Core Revisionen enthalten ist und nie behoben werden konnte. Intel hat mächtig Schiss in der Buchse. Erst kommt man mit völlig weltfremden Übertaktungsergebnissen des Nehalem die von keiner Fachzeitschrift bisher unter Vollllast nachvollzogen werden konnten. Bei allen Redaktionen ist um 3,8 GHz Schluss gewesen und auch nicht mehr mit Luftkühlung stabil testbar gewesen. Dann meckert man jetzt noch über AMD mimosenhaft, dass deren Übertaktungsergebnisse nur mit veränderten Serienmodellen erreicht werden konnten. Andererseits stellt man Overclockern speziell ausgelesene Nehalem Modelle zur Verfügung die mit Stickstoff 7 GHz erreichen sollen, obwohl unter Realbedingungen wie gesagt bei 3,8 GHz erwiesenermaßen Schluss ist. Obendrein verklagt man die EU Wettbewerbsbehörde wegen angeblicher Fehler in der Anklage, weil man sich bereits als schuldig sieht und lediglich noch das Weihnachtsgeschäft in den geschmierten Media Markt&Co Filialen abgreifen will. Und jetzt behauptet man einen nicht patchbaren Bug bereits vor dem Start der Plattform bereits mit einem Bios Patch behoben zu haben, der bereits seit Jahren sein Unwesen treibt, weil er nur vom Anwender hervorgerufen werden kann. Und das nachdem bereits in der Vergangenheit erwiesen wurde dass Intel solche Fehler am besten solange totschweigt, bis der Druck der internationalen Presse zu groß wird. Wer bei einem derartig agierenden Unternehmen bereits nach einer Pressemitteilung Wort für Wort glaubt was dort geschrieben steht, der macht sich zum willigen Werkzeug dieser marktbeherrschenden Marketingmaschinere und kauft brav deren Produkte. In der Konzernzentrale lachen die sich darüber tot.

 

[redfirediablo]

Cbase ignoriert immer noch das es auch noch einen anderen TLB Bug gibt:

AAJ42. Incorrect TLB Translation May Occur After Exit From C6

Problem: Under certain conditions when C6 and two logical processors on the same core are enabled on a processor, an instruction fetch occurring after a logical processor exits from C6 may incorrectly use the translation lookaside buffer (TLB) address mapping belonging to the other logical processor in the processor core.

Implication: When this erratum occurs, unpredictable behavior may result.
Workaround: It is possible for the BIOS to contain a workaround for this erratum.

Status: For the steppings affected, see the Summary Tables of Changes.

Aber war ja auch nicht anders zu erwarten. Intel schreibt sie hätten es so gefixt, dass es unter normalen Bedingungen nicht vorkommt und damit ist das ganze für die "Presse" erledigt und ab damit unter den Teppich.

 

[C3rone]

Der Fix von Intel ist u.a., dass die Programmierer die Umgehung nutzen sollen. Wie seit Jahren. Der P4 konnte übrigens auch mit Stickstoff weit über das übertaktet werden, was irgendwelche Redaktionen getestet hatten. So ist es doch immer.

Das der EU Wettbewerbsbehörde immer mehr der Boden unter den Füßen weggezogen wird, hast Du nicht mitbekommen, oder? Intel ist nicht die einzige Firma, welche sich ungerecht behandelt fühlt.

Des Weiteren halte ich es für extrem gewagt, in einem öffentlichen Bereich von "geschmiert" zu reden. Bisher ist noch nichts entschieden, aber es zeigt, welche Einstellung Du vertrittst. Ich bin auch dagegen, dass in manchen Ketten nur ein Produkt angeboten wird. Aber meiner Meinung nach fällt das eher unter Marketingstrategie, ob wirklich Bestechung im eigentlichen Sinne (=Geldzahlungen etc.) im Spiel war, wird sich zeigen. Das reine Einräumen von Rabatten ist jedenfalls legal, auch wenn das viele nicht gerne sehen. Aber das die Allgemeinheit keine Ahnung von juristischen Fragen hat, muss ich mir beruflich jeden Tag antun, warum also sollte es hier anders sein.

Übrigens hat Intel bisher jeden Fehler in seine Errata-Liste aufgenommen. Das man sich nicht hinstellt und herausposaunt "Jeah, unser Zeug ist voll für´n Arsch" sollte jeder wissen, der in einer Führungsposition sitzt. So hat ein großer Autohersteller Einspritzpumpen verbaut, welche nichts anderes als Schrott waren, weil ein Maschinenführer nicht gesagt hat, dass seine Maschine mies läuft. Solche Fehler/Verhaltensweisen auf Intel zu beschränken halte ich also für extrem bedenklich, auch wenn ich kein wirklicher Freund dieses Konzernes bin. Objektivität > all.


@ oxe23

Alle, die nicht Deiner subjektiven Meinung folgen sind also Deppen und lassen sich immer wieder verarschen. Das ist eine sehr interessante Sicht der Dinge, Du musst ein wirklich wichtiger Mensch sein.

 

[larsbo]

Nach langer Zeit musste ich mich hier einfach auch nochmal wieder anmelden. Was man hier so alles lesen kann ist schon erstaunlich.

Ich kopier einfach mal ein kurzes Statement zu dem Thema, welches ich auch schon in p3d gemacht habe. Und danach verziehe ich mich hier ganz schnell wieder.......

"Man sollte eh davon Abstand nehmen zu sagen: der i7 hat einen TLB-Bug. Nö, er hat genaugenommen (bisher) 4 TLB Bugs: AAJ1, AAJ42, AAJ54 und AAJ59. Der erste hat keine relevanten Auswirkungen, die anderen drei lassen sich laut Intel umgehen/per bios beheben.
Specification clarification AAJ1 ist ein alter Hut und kein konkreter Bug, sondern eine Anleitung, wie Programmierer beim pagen vorzugehen haben.

Fertig. Jetzt wird noch alle Welt die Performance von i7-Systemen mit Alpha-Biosversionen, aktuellen, und den Versionen in zwei Monaten durchbenchen, und wenns keine Unterschiede gibt, dann ist der Käs gegessen."

Ergänzung: Specification clarification AAJ1 steht mit exact gleichem Wortlaut seit April 2007 auch schon in den core2-Dokumenten. Specification clarification AAJ1 hat ganz offensichtlich nichts mit erratum AAJ1 zu tun. Es ist reiner Zufall, dass es in beiden um den TLB geht. Im spec-update Dokument der ersten core2-Reihe ist das z.B. nicht so, da geht es im ersten Erratum AI1 um einen Interrupt-Fehler, trotzdem haben da das erste erratum und die erste (und einzige) specification clarification die gleiche Nummer AI1. Die spec-clarification ist offenbar im Zuge eines konkreten TLB-Fehlers in core2 entstanden, und dient als genereller Programmierhinweis, IMHO um die Auswirkungen möglicher zukünftiger TLB-Fehler begrenzt zu halten. Es ist einfach Intels spec dafür, wie sie paging und TLB-Inactivation behandelt haben wollen. Hinter i7 Spec-clari AAJ1 bzw. den entsprechenden der anderen Prozessorreihen verbirgt sich kein konkreter Bug. Die sind alle unter den entsprechenden errata gelistet......

 

[Einhörnchen]

@larsbo: Wieso abhauen, im Gegensatz zu den meisten machst du dir die Mühe die Doks zu lesen. Evtl wäre das sogar eine PM an Volker wert?

 

[HrRossi]

Vielen Dank für das News-Update! Das beruhigt immens und sollte nun die ganzen "Schadenfroh-" und "Hasstiraden" ein Ende bereiten.

Hehehe...vielleicht nehmen sich das jetzt mal die einen oder anderen zu Herzen, die immer ganz vorne dabei sind, wenn es um die Produkte von AMD geht.
Das der bug im Phenom null Auswirkungen hat, hat doch auch keinen interessiert, der die CPU zerreißen wollte.

Was soll`s. Wenn man schon die Produkte kopiert, dann hat mal halt auch die Fehler am Hals.

Gruss Hr.Rossi

 

[MixMasterMike]

Freut mich, dass meine Ansicht auf Zustimmung stösst, nur leider scheint der Adressat hier gar nicht weiter reinzuschauen, wahrscheinlich nicht mehr sein Niveau

 

[HappyMutant]

Doch der hat hier reingeschaut und geantwortet, allerdings schützt auch die Erkenntnis, dass es off-topic ist nicht davor, dass es wie off-topic behandelt wird. Eure Animositäten werden nicht hier im Thread ausgetragen. https://www.computerbase.de/forum/threads/508279/

Generell wird hier, trotz oftmals gegenteiliger Beteuerung immer noch fröhlich provoziert und sich auf persönlicher Eben angegangen. Das ist überflüssig und wird auch unter Zensur-Rufen ins Aquarium versenkt.

________

@HrRossi: Irgendwann wird es auch zu dir durchdringen, dass der Fix das Problem war, nicht der Bug. Und die Performance ist das was interessiert. Seit 7 Seiten immer die selbe Leier.

 

[wikki]

man erkennt sehr wer hier AMD-Fanboy ist... und ich meine nicht nur den offensichtlichen Makso.

AMD hatte mit den K10 und TLB Bug sehr sehr große Rufschäden(manche meinen das sogar immernoch oO, der Leistungseinbruch war nicht so groß wie wie die Rufschäden), das noch verstärkt durch Menschen wie dir. Und nun, weil es Intel evt. betrifft sollen alle sagen "ochjo, halb so wild ne"


@intel