- Registriert
- Juli 2021
- Beiträge
- 3.705
In dem Artikel von PCGH geht es ja um das, was mit "OC" beim Core Ultra 265K möglich ist und dazu gehört auch RAM-OC und Co.Oktaederfeld schrieb:Um ehrlich zu sein, ist das kein CPU-Test mehr sondern viel mehr ein Speichertest. Takt-OC bringt nur die restlichen 10% Steigerung.
Gleichzeitig muss man aber bei solchen Artikeln immer im Hinterkopf behalten, dass hier sowohl Glück bei der CPU dazu gehört, ebenso allerdings auch bei den RAM-Modulen und Co. Es können zwischen "normalen" RAM-Modulen und den 8400er liegen, je nach Speichermenge auch mal knapp 100 bis 200 €.
Dazu kommt dann auch, dass OC "mit" günstigen Boards laufen kann, hier wurde allerdings auch ein hochpreisiges Board verwendet wurde. Wenn man das alles gegeneinander stellt, wird der aktuell verdammt gute Preis für den Core Ultra 265K durchaus zum Teil wieder ausgeglichen zum 9800X3D. Den Faktor Zeit noch nicht mit eingeplant.
Natürlich könnten die Chips größer sein. AMD hatte mit Navi41, 42 und Navi 43 entsprechend auch größere Chips in der Entwicklung, nur dass für Navi 41 und Navi 42 wohl auf ein Chiplet-Design gesetzt wurde - welcher Art auch immer.sverebom schrieb:(ist es nicht sogar so, dass der chip nicht noch größer sein könnte, selbst wenn AMD wollte?).
AMD hat sich in der Entwicklung von RDNA 4 dazu entschieden, dass sie Navi 41, 42 und 43 "fallen" lassen, weil - Gerüchte - die Skalierung des Chiplet-Designs im weiten nicht so optimal war, wie sie dachten. Deswegen hat AMD Navi 48 als verdoppelten Navi 44 aufgelegt.
AMD hätte aber auch noch ein Navi 49 auflegen können und Navi 44 "verdreifachen" können, also eine GPU mit 96 CU, 96 MiB Infinity Cache, 384 Bit-Speicherinterface. AMD hätte damit einen Chip, der um die 500 - 600 mm² geworden wäre. Mit der aktuellen Skalierung bei Navi 48 und wie die 64 CU agieren, hätte man bei 350 - 400 W und 96 CU sich zwischen eine RTX 5080 und der RTX 4090 einsortiert. Mit dem Preispunkt um 999 $ wäre das auch die Preisgrenze, die AMD "gerne" einhält.
Nein, diese Fahnenstange ist nicht erreicht. Das primäre Problem von AMD ist aktuell, dass sie zig Produkte bei TSMC in N4 und N5 im Programm haben und sie daher möglichst viele Chips pro Wafer haben wollen, da sie sonst kostbare Wafer ggf. "opfern" müssten.sverebom schrieb:Wie oben gesagt bzw. gefragt, hat AMD mit RDNA4 nicht das Ende der Fahnenstange dieser Architektur erreicht?
AMD hat mit RDNA damals viele ihre Skalierungsprobleme der Chips beiseite geräumt. Die Shader-Arrays nehmen die WGPs auf, dazu die ROPs und Co. Sie haben die grundlegende Struktur angepasst. Das AMD keinen "Big-Chip" bringt, ist eine strategische Entscheidung, nicht mehr, nicht weniger.
AMD arbeitet durch ihre Abhängigkeit von TSMC verstärkt an den Chiplet-Designs, weil sie damit viele Chips vom Wafer bekommen. Ein Chip mit 500 - 600 mm² wäre zwar nicht riesig, aber groß und AMD würde pro Wafer nur noch 2/3 der chips bekommen und müsste damit mehr Wafer dafür aufwenden. Wafer die sie für die Zen-Chiplets brauchen und ebenso für die kleineren Chips und so weiter.