News AMD Epyc Venice: Massenproduktion von 2-nm-Chips für AMD bei TSMC gestartet

Icke-ffm schrieb:
dennoch sind sie nicht umsonnst und auch die Umbau Kosten werden sie kaum als Wartungskosten direkt abschreiben schätze mal einen alten scanner hochzurüsten wird auch 20-50Mil Kosten.
Es gibt kein direkt abschreiben. Entweder es wird direkt 1:1 als Betriebsausgaben verbucht oder es wird als Investition behandelt und entsprechend der Regeln abgeschrieben.

Icke-ffm schrieb:
7nm wurde mit NXE3400c hergestellt.
5 und wohl gröstenteils auch 3nm dann mit NXE3600d
2nm NXE3800e
TSMC hat die gerade verfügbaren EUV Scanner gekauft. Die Auflösung unterscheidet sich nicht. Sie unterscheiden sich beim Waferdurchsatz und bei MMO. Der Durchsatz hat nichts mit dem Node zu tun. MMO ist so weit ich verstehe der maximale Versatz zwischen den einzelnen Belichtungen. Der MMO könnte eine Auswirkung haben wenn man 7 nm mit A16/N2/N3 vergleicht.

Icke-ffm schrieb:
wenn sie nun die 7nm aufrüsten kann ich mir kaum vorstellen das sie nur auf den 3600d hochrüsten sondern gleich auch den aktuellen. was sonnst an tools unterschiedlich ist wird eben auf 5nm umgerüstet, aber die Hauptkosten werden die ALSM Geräte verursachen, aber klar nur eine vermutung.
C. C. Wei im Earnings Call Q4 2025:
One of the TSMC’s advantages is that we have GigaFab cluster. And so we have between N7, N5, N3, even the future N2, we have almost for each node, we have about 85% to 90% common tools. So it's not free, but it's much easier for TSMC to adjust or convert the capacity between those nodes.
Es ist ein Unterschied ob man 100 % des Equipments neu kaufen muss oder nur 10 bis 15 %. Ich gehe davon aus, dass mit den 10 bis 15 % nicht die EUV-Scanner gemeint sind.
Icke-ffm schrieb:
in Grenzen halten ist halt relativ, wenn er nun 4abgeschriebene geräte zum Preis einer neuen bekommt ist das auch günstig denn die können ja nicht nur einen teureren Note herstellen sondern auch deutlicch mehr Wafer belichten
Wafer belichten ist nur einer von sehr vielen Fertigungsschritten. Mehr Wafer zu belichten steigert den Durchsatz nur dann, wenn bei den anderen Fertigungsschritten die entsprechende Kapazität frei ist. Der Reinraum hat nur eine begrenzte Fläche. Mehr Wafer zu belichten war eine Option die Experten von TSMC die ganze Zeit wählen hätte können, wenn es darum ging die Fertigung zu optimieren.
 

Anhänge

  • 1779480845272.png
    1779480845272.png
    19,9 KB · Aufrufe: 15
ETI1120 schrieb:
Der Durchsatz hat nichts mit dem Node zu tun
Das ist schon klar, aber der NXE3600 hat zb. 10Wafer weniger dafür aber die "Millijoule pro Quadratzentimeter" um 50% von 20 auf 30 erhöht. Aber keine Ahnung was das genau ist, es wird bei jedem von einer besseren Bildgebung gesprochen. Stelle mir das wie bei einer Digitalcamera vor.
Andere Linse drauf und das Ergebniss/Bild ist anders und auch bei selben Spezifikationen haben Objektive eine Unterschiedliche Qualität. (Das wird sicher weit Komplizierter bei den Scannern sein, nur als leihenhafte Darstellung gemeint)
ETI1120 schrieb:
Ich gehe davon aus, dass mit den 10 bis 15 % nicht die EUV-Scanner gemeint sind.
Ich auch nicht, aber denke auch das ein EUV scanner der genau genug für eine 2nm Fertigung ist auch ohne problem 7nm Herstellen kann, andersrum eben nicht da zu ungenau. Somit gehören die Scanner zu den 85-90% der Anlagen die nicht Prozess spezifisch sind sondern ein Hochgerüsteter Scanner für alle Prozesse verwendet werden kann.

ETI1120 schrieb:
Der Reinraum hat nur eine begrenzte Fläche.
Ja ist klar aber als beispiel. ein Reinräume der für 5nm mit 4xNXE3600 @160Wph sprich 640Wph gebaut wurde, könnte man 1Scanner entfernen die Anlage auf eine Kapazität von 1000Wph auslegen und die Scanner auf NXE3800 hochrüsten dann liefert sie zwar vorerst nur 690Wph, kann aber später problemlos auch die NXE4000 bei voller Leistung betreiben.

TSMC wird auch kaum ein Fab auf Kante Bauen, Platz und/oder möglichkeiten für eine Kapazitäts Erhöhung wurden da sicherlich auch beim Bau schon mit eingeplant, Fab Umbauten machen die ja nun auch nicht erst seit Gestern.
 
Icke-ffm schrieb:
Das ist schon klar,
Also sind die EUV-Scanner in diesem Fall wohl eher ein Randthema. Bei den 10 bis 15 % die C. C. Wei erwähnt hat geht es wohl erst Mal um anderes Equipment.

Und wenn es dann so ist, dass es für das Umrüsten sinnvoll ist den Durchsatz der EUV Scanner zu erhöhen wird TSMC dies machen. Aber wie gesagt wir wissen nicht in wie weit TSMC diese Option in den vergangenen Jahren nicht schon genutzt hat.
Icke-ffm schrieb:
TSMC wird auch kaum ein Fab auf Kante Bauen, Platz und/oder möglichkeiten für eine Kapazitäts Erhöhung wurden da sicherlich auch beim Bau schon mit eingeplant, Fab Umbauten machen die ja nun auch nicht erst seit Gestern.
Reserven zu haben bedeutet den vorhandenen Platz nicht komplett zu nutzen. Nicht genutzter Platz im extrem teuren Reinraum ist ein sehr teurer Spaß. Also werden sich die Fabrikplaner sehr gut überlegen wie viel oder wie wenig Resevefläche sie freihalten.

TSMC hat die Fabs für einen Prozess hingestellt und dann weiter mit diesen Prozess betrieben. Umrüsten war bei TSMC eher der Ausnahmefall. Das fand bei 10 nm statt und auch bei 20 nm statt. Wobei das was TSMC als 16 nm bezeichnet nicht anderes als der 20 nm Prozess mit FinFET anstatt Planartransistoren ist. Mit 10 nm macht TSMC schon länger keinen Umsatz mehr. Mit 20 nm gibt es immer noch ein bisschen Umsatz. Aber weniger als 1% des Waferumsatzes weshalb 20 nm nicht in der Präsentation auftaucht.
 
Lisa Su hat ihren Taiwan Aufenthalt für einige Aktionen genutzt. Unter anderem für ein ausführliches Interview.

Über Technik geht es nur ganz am Rande Lisa Su sagt zu MI450 300 Milliarden Transistoren und ca 20 Chiplets das wars eigentlich zu diesem Thema.

Es geht natürlich über die beiden Pressemitteilungen vom Vortag, AI und ein bisschen was zur Person.
 
  • Gefällt mir
Reaktionen: Icke-ffm
ETI1120 schrieb:
Und wenn es dann so ist, dass es für das Umrüsten sinnvoll ist den Durchsatz der EUV Scanner zu erhöhen wird TSMC dies machen. Aber wie gesagt wir wissen nicht in wie weit TSMC diese Option in den vergangenen Jahren nicht schon genutzt hat.
Richtig, wissen wir nicht, und da Wei nur von 10-15% Zusatz kosten bis einschließlich 3nm spricht, halte ich es für naheliegend das TSMC alle Scanner auf mindestens NXE3600D hochgerüstet hat und diese Kosten bereits wieder abgeschrieben werden. sowie auch schon sehr viele NXE3800E im Einsatz hat welche auch mit 10-15% für 2nm extra Kosten umgerüstet werden können. Ich vermute der Ausbau jetzt bis zur Verfügbarkeit des NXE4000f wird nur mit Neuanschaffungen und den Umrüstkosten von statten geht und erst dann die 3600 Maschinen wieder aufgerüstet werden nach Bedarf. Die Scanner sind nun mal einer der Hauptkosten Treiber.
Ergänzung ()

ETI1120 schrieb:
Nicht genutzter Platz im extrem teuren Reinraum ist ein sehr teurer Spaß. Also werden sich die Fabrikplaner sehr gut überlegen wie viel oder wie wenig Resevefläche sie freihalten.
Eine Fabrik mit paar hundert qm mehr zu bauen incl. Reinräume dürfte kaum 100Mil oder mehr kosten, die Ausstattung ist das was wirklich Geld Kostet.
ETI1120 schrieb:
TSMC hat die Fabs für einen Prozess hingestellt und dann weiter mit diesen Prozess betrieben.
Was einmal war muss nicht bleiben, und die Kosten für das Equipment ist seit EUVnun Mal extrem gestiegen.
 
Sapphire Forum
Zurück
Oben