@Holt
Echte Datasheets bitte und keine Werbeverkaufsbildchen von Frau Su, wie sie ZEN gerne vermarktet sehen will.
Ich gebe wenig auf das AMD Marketing, weil AMD das nie richtig konnte, aber damals hat AMD wenigstens noch aussagekräftige Datenblätter geliefert, damit man sich einen technischen Einblick verschaffen konnte.
Letztlich sind solche Bildchen bei einem SoC unbrauchbar, wenn man auf vielen Brettern auch x4x4x4x4 auf PCIe x16 Slots konfigurieren kann, was auch auf meinem Brett funtioniert. Aber schön, das es AMD als reines 16 PCIe Graphics verkauft und schon nach dem Bild viele Einsatzmöglichkeiten ausschließt. Wenn die 16 PCIe Lanes AMD intern sogar als GPP aufgebaut sind, wäre sogar 16 mal x1 möglich, wenn man es doch nicht über PCIe Switch Zukäufe lösen will. Aber ohne Datasheets Informationen dazu tappt man als Kunde im Dunkeln, außer man leitet es von den X570 mit den 8 GGP Lanes plus den 2 Pick One ab. Dann sind nämlich tatsächlich 16 GGP Lanes als Konfiguration frei verfügbar, was der Matisse I/O bei der derzeitigen so flexiblen AMD Chiplet Entwicklung letztlich auch ausführen muss, plus 4 für NVMe oder sogar konfigurierbar als 2x2 und vielleicht sogar unkommuniziert wie schon als Pick One des X570 als 4 GGP Lanes aufgebaut. Beim Sockel Pinout ist man natürlich an die vorgesehene Pinbelegung gebunden, aber von AMD gibt es hier auch nur höchstens AM4 Pinout Leckagen und keine kommunizierten Klarstellungen.
https://pics.computerbase.de/8/8/1/1/3/5-1080.e411416e.png
Wo sind die sogenannten 4 GPP Lanes des CPU I/O hin? Als Chipsatz Interconnect verwendet? Ohne Chipsatz, wenn als Interconnect verwendet, wäre die PCIe Konfiguration anscheinend verfügbar sich einen intel X550 LAN mit x4 dran zu klemmen oder frei zu konfigurieren um sich günstige Marvell SATA Controller in Masse anzubinden. Wenn sich die 4 GPP aber auf die 4PCIe NVMe/SATA beziehen, damit die Folie nach einem Mehr an Hardwareausstattung aussieht, würden es trotzdem 4 GPP Lanes bleiben, womit man auch auf das Pickone der CPU verzichten kann und sich als Mainboard Hersteller etwas mehr austoben könnte.
Die Flexibilität ist mit PCIe normalerweise weit höher als das, was AMD uns eigentlich als süße Praline vorsetzen will, weil letztlich die X570 8x GPP Lanes sogar als 2x4 PCIe für NVMe geschaltet verwendet werden könnten und damit noch mit der CPU insgesamt 3x4 PCIe NVMe möglich wären plus insgesamt 12 SATA über die Picker mit den schon verfügbaren 4 SATA Ports. Wenn sogar das Pick 4x1 PCIe konfigurierbar ist, müsste auch intern 2x1 PCIe plus 2xSATA funktionieren. Aber ohne echte AMD Datasheets schenken wir Frau Su und ihren Werbefolien Glauben, was der Chipsatz kann und was nicht. Natürlich nur mit aktiver Kühlung.
https://www.asus.com/de/Motherboards/Pro-WS-X570-ACE/overview/
Nimmt man leztlich das Brett beispielhaft mit seiner sehr flexibel umgesetzten X570 Chipsatz Flexibilität, teilt sich ein X570 Pick sehr wahrscheinlich in den zweiten M.2 x2 mit shared PCIe x1 Slot plus zwei weitere PCIe Lanes für weitere Fremdchipausrüstung wie USB und LAN auf, was mindestens 2x2 plus Switch oder sehr flexibles, internes 4x1 Routing (für den M.2_2 Slot als x2/x1, x1 shared mit PCIe Slot ) bedeutet, wenn ein Pick U.2 x4 verfügbar macht und 4 SATA vom Chipsatz zusätzlich mit dem PCIe x8 GPP Slot verfügbar bleiben.
Eine schematische Blockbilddarstellung bietet Asus leider nicht dazu und AMD erst recht nicht.
