lnnz schrieb:
An den effektiven Latenzen, gemessen in Millisekunden, hat sich allerdings die letzten 20 Jahre fast nichts getan, da sie durch die Distanz der Speicherbausteine zum Riegel nach unten hin begrenzt ist.
Stimmt, das die internen praktisch gleich geblieben sind, aber da muss man schon Unterscheiden.
Der Abstand vom RAM zur CPU ist gleich....aber die Frequenz mit der übertragen wird ist von typischen 200 auf typische 1600MHz angestiegen..und damit
ist die Signallaufzeit gesunken.
Edit:Es war spät gestern
...ich meinte nicht direkt die Signallaufzeit im Kabel...diese sollte nicht direkt Frequenzabhängig sein....höchstens indirekt über Temperaturen.
Die Frequenz bestimmt zwar "nur" wie viel Bits auf die Leitung passen und wie viel Bandbreite ich bekomme.
Aber der IMC, die logik auf dem Ram und bei Ryzen der IF hängen mit verschiedenen Teilern an der Frequenz und werden somit schneller mit den Daten fertig.
Die IMCs sind auch so ne Sache....bei Intel sind die ja echt flott...Bei Ryzen wohl wegen dem Infinity Fabric ziemlich träge.
Und dann bleiben die internen Latenzen, die über die Timings/Takt bestimmt werden.
Da liegen ja auch effenktiv die 1600MHz für DDR4 3200 an, aber heutzutage sind die Chips halt auch viel größer.
Was hatte SDDDR denn für Kapazitäten? Da waren viel kleinere Chips mit kleineren Adressbereichen drauf.
Und um so großer der Adressbereich um so länger dauert es für die Cas oder Ras Latency die letzte Spalte bzw. Zeile anzusprechen.
Die Chips arbeiten heute schon viel schneller, aber sie müssen auch mit größeren Kapazitäten klar kommen.
Die kleineren Spannungen sparen zwar Strom, brauchen aber auch mehr Zeit um z.B. den Schreibstrom zu stabilisieren.
So sind heute halt eine ganze Reihe Timings ziemlich hoch.....also im Vergleich zu früher und die absoluten Zeiten in ns daher auch so enttäuschend......immer noch im Bereich um 10ns.
Ich würde mal vermuten, dass ein 512MB DDR4 Ram Riegel in der Theorie viel kürzere Latenzen hätte. Aber wir wollen halt 8, 16 oder gar 32GB Module.
Bei den 4GB Modulen gibt es ja fast nur billig Schrott, aber die schaffen trotzdem teils die bessere Latenzen.
Also meines Wissens nach, sind es die größeren Datenkapazitäten, die trotz schnellerem Ram die Latenzen in ns so ähnlich gehalten haben.
Sieht man auch beim Cache, wo vergrößerter Cache schlechtere Zugriffszeiten hat....es sein denn man zerhackt ihn in mehr Bereiche...dann ist die Zugriffszeit wieder gut, aber die Auslastung wird schlechter.
Bei Ram kann man das schlecht machen.
Da ist man auf dem 64Bit Bus angewiesen und der spricht immer nur 8 Module gleichzeitig an....und dual ranked mit gleicher Kapazität wie SR, hat ja auch bessere mögliche Latenzen, aber eben auch die höhere Belastung des IMC und es gibt nicht die "Eierlegende Wollmilchsau".
![[wege]mini](https://pics.computerbase.de/forum/avatars/m/778/778975.jpg?1575883542){kind=avatar}
