CDLABSRadonP... schrieb:
Na ja, Lakefield ist erst mal ein gestapelter Chip, alle Bestandteile stehen jedoch weitgehend für sich selbst, das ist bei SPR nicht der Fall.
CDLABSRadonP... schrieb:
Und sie haben Ponte Veccio
Und ist Ponte Vecchio schon ein fertiges Produkt, dass auf dem Markt ist? Bisher sieht man da auch immer nur Prototypen, die sie Stolz in die Karte halten.
Im Übrigen meine ich in diesem Fall keine Probleme auf Hardware-Hardware-Ebene, also das man die Hardware passend zusammen bringt, sondern ich spreche von der Software-Hardware-Ebene, also Firmware/Mikrocode und der Software-Software-Ebene und dass es da noch hacken kann, weil eben Intel hier durchaus für sie "neue" Wege geht und es das erste Produkt ist, dass Intel so verbindet.
24784ds schrieb:
Nein, über diese Phase ist man bei der Entwicklung weit hinaus, man befindet sich längst in der QS Phase zur Plattform Validierung und genau da hakt es leider.
... oh, ich meine in dem Fall nicht Probleme in der Produktion oder Entwicklung, sondern von Problemen, die eben erst jetzt auftreten, die man vorher so nicht hatte, weil alles bisher unter Laborbedienungen stattgefunden hat und die Prototypen eben weitgehend "perfekt" waren und alle Parameter doch einer gewissen Kontrolle unterlagen. Du erwähnst selbst einige Probleme, die auftreten, wenn man die Testkreise erweitert.
24784ds schrieb:
Die Partner haben zu viele kleine Baustellen bei der Validierung der Systeme (PCIe, DDR5 usw.).
Solche Baustellen, wie du sie hier beschreibst, öffnen sich gerne genau dann, wenn man mit den Produkten in die Serienfertigung geht und man den Kreis der Tester über das Labor und der eigenen QA nun auch auf Dritte mit mischen.
Intel hat bei SPR einen bestimmten Weg der Verknüpfung der 4 Dies gewählt. Jeder Die ist ein kleines Mesh und zusammen bilden die 4 ein großes Mesh. Es gibt 4 RAM-Controller, 4 PCIe-Controller und Co. Solche Strukturen zu testen ist anstrengend, unter Laborbedienungen und während der intern Testen kann man vieles finden und mit der Firmware zurechtbiegen, aber sobald der Testkreis größer wird, kommen da viele weitere Probleme dazu und wenn man eine komplexe Struktur hat, stiegt da natürlich auch der Testaufwand. Entsprechend kommen jetzt auch Fehler zutage, die während der Entwicklung und den Prototypen-Tests nicht kam und Intel hat jetzt viele kleine Baustellen, die sie beheben müssen.
Intel muss auf der Mirkocode/Firmware-Ebene arbeiten und da vieles jetzt ausbessern. Für Intel ist SPR in der Form, genauso wie es Ponte Vecchio, neuartig. AMD hat mit Zen, Zen2 und Zen3 entsprechende Erfahrungen bereits gesammelt und musste anfangs da auch vieles "ausbessern" auf Firmware-Ebene, weil es Probleme gab.
