Wie viele PCIe Lanes habe/brauche ich?

[sheng]

Hallo Leute,

ich stelle mir gerade ein paar Fragen nach den verfügbaren und genutzten PCIe Lanes meines Systems. Ich habe mich bisher nicht sonderlich mit dem Thema auseinandergesetzt, außer ein wenig gegoogelt. Vielleicht könnt ihr mir weiterhelfen?
Folgende Hardware kommt zum Einsatz:

CPU: Intel Core i7-6700K
PCIe-Lanes: 16x PCIe 3.0
PCI Express Configurations: 1x16, 2x8, 1x8+2x4

Mainboard: ASUS Z170-A
PCIe-Lanes: 20

Und nun zur Belegung
Es ist ja diverse Hardware vorhanden, die die entsprechenden Lanes belegt:

PCIe Storage
1x M.2/M-Key (PCIe 3.0 x4)
Status: belegt
Verbrauch Chipsatz-Lanes: x4

PCIe Grafikkarte
PCIe 3.0 x16
Status: belegt
Verbrauch Chipsatz-Lanes: ???

Jetzt kommen die Fragen:
Belegt die Grafikkarte auch Chipsatz-Lanes? Oder nur die der CPU?
Was belegt noch Lanes?
Wenn ich noch eine x1 Soundkarte einbaue, was passiert dann? Grafik x16 + M.2 PCIe SSD x4 + Soundkarte x1 = 21. Wird dann wo was abgezogen.

Und rein hypothetisch, wenn ich eine M.2 PCIe SSD nicht über M.2 sondern über einen PCIe Adapter (x4) direkt an einem PCIe Slot betreibe, ändert sich an der Belegung etwas?

Danke für die Erleuchtung =)

Grüße
sheng

 

[evilnear]

es gibt da ein paar freiheiten in der implementierung. du solltest noch das genaue mainboard modell erwähnen.

 

[h00bi]

Steht doch alles da.
Du hast 16 CPU Lanes + 20 Chipsatz Lanes.

Eone PCIe Graka nimmt im Normalfall alle 16 Lanes der CPU.
Die Chipsatzlanes teilen sich die Onboard Komponenten wie LAN, Audio, SATA, USB und eben auch M.2 Port.

Welcher PCIe Steckplatz an was angeschlossen ist (CPU oder Chipsatz) steht im Board-Handbuch.
Meist sind die an die CPU gekoppelten Slots farblich hevorgehoben oder haben eine bessere Verriegelungstechnik am Ende des Slots, weil da ja normalerweise schwerere Grafikkarten rein kommen.

 

[sheng]

es gibt da ein paar freiheiten in der implementierung. du solltest noch das genaue mainboard modell erwähnen.

Mainboard ist ein ASUS Z170-A.

Welcher PCIe Steckplatz an was angeschlossen ist (CPU oder Chipsatz) steht im Board-Handbuch.
Meist sind die an die CPU gekoppelten Slots farblich hevorgehoben oder haben eine bessere Verriegelungstechnik am Ende des Slots, weil da ja normalerweise schwerere Grafikkarten rein kommen.

Steht leider nicht im Handbuch,



Zu den IRQs steht ein bisschen was. Aber die ABCD Einteilung verrät mir auch nicht, wie viele Lanes es sind oder wo die angeschlossen sind.

 

[BlubbsDE]

Es steht doch alles in der Anleitung. Dazu noch diese Hinweise.

 

[sheng]

Es steht doch alles in der Anleitung. Dazu noch diese Hinweise.

Ich sehe hier nur folgende Information: Die vorhandenen "Erweiterungssteckplätze" sowie die Anbindung, also ein Steckplatz ist beispielsweise x16 breit aber nur mit x4 angebunden (12 theoretische Lanes haben keine Kupferkontakte).

Die Frage, ob eine Grafikkarte nur CPU-Lanes belegt, kann ich soweit also mit Ja beantworten.
Es bleiben also 20 verfügbare PCIe Lanes, die der Chipsatz zur Verfügung stellt.

Dann würde ich gerne eins weiter gehen.

Die Chipsatzlanes teilen sich die Onboard Komponenten wie LAN, Audio, SATA, USB und eben auch M.2 Port

Weiß jemand, welche Komponente wie viele Lanes belegen?

Verwendete Komponenten:

Ethernet (Z170) = x1

SATA Ports 1-6* (Z170) = x6
(Laut Wiki kann eine PCIe3.0 Lane ca. 985MB/s Daten durchreichen. heißt das im Umkehrschluss, dass man keine 2 SATA6G Ports auf eine Lane schalten kann? Dann würden die 6 SATA Ports auch 6 Lanes belegen?)
Edit: Andersehrum gerechnet, die 6 Ports leisten max. 3600 MB/s kombiniert, macht nur x4
(https://de.wikipedia.org/wiki/PCI_Express)
* PCIex16_3 hat elektrisch 4 Lanes, teilt sich aber Bandbreite mit SATA6G_56 - die sind belegt - Verbraucht DATA56 dann 2 lanes und der PCIe hat auch noch 2 Lanes?

M.2 über PCIe = x4

USB2.0/3.0 (Z170) = x4 ?
(480 Mbit/s *6) + (5 Gbit/s *6) =
2,88 Gbit/s + 30 Gbit/s = 32,88 GBit/s

USB3.1 über ASM1142 XHCI
bei PCIe2.0 = x2 Lanes, bei PCIe3.0 = x1
Quelle: http://www.asmedia.com.tw/eng/e_show_products.php?item=158&cate_index=98

Audio RealtekALC892 = x1 ?

Das macht in Summe 17
(15, wenn die SATA Ports zusammengelegt werden)

Freie Steckplätze:

PCI über ASM1083 PCIe Bridge = x1
Quelle: http://www.asmedia.com.tw/eng/e_show_products.php?item=114&cate_index=112

PCIex1_1,2 und 3 = x3

PCIex16_3 = x2*

Das macht in Summe 6

D.h. ich könnte das Mainboard nicht voll bestücken, habe also eine Knappheit an den Lanes, sofern meine Annahmen einigermaßen hinkommen?

Grüße
sheng

 

[Humptidumpti]

Wie kommt man, wenn man sich das Schaubild betrachtet, auf die Idee, dass die USB 2.0/3.0 Ports und die SATA Ports irgendwelche PCIe Lanes belegen würden? Ich meine das ist doch klipp und klar ersichtlich das das nicht der Fall ist.

 

[h00bi]

weil es so ist?

 

[Holt]

Sorry, falls es hier schon steht, aber ich habe nicht alles gelesen:

2 x PCIe 3.0/2.0 x16 (x16 or dual x8)
1 x PCIe 3.0/2.0 x16 (max at x4 mode) *1
3 x PCIe 3.0/2.0 x1
1 x PCI
...
*1: The PCIe x16_3 slot shares bandwidth with SATA6G_56. The PCIe x16_3 is default set at x2 mode. Supports Intel® RST for PCIE RAID storage.
*2: Supports PCIE RAID configurations via onboard M.2 and PCIex16_3.

Zusammen mit den Bilder aus #1 und #8 die die Möglichkeiten der Plattform aufzeigen, die aber eben bei jedem Board unterschiedlich genutzt werden, ist damit klar, dass die beiden die mindestens 8 Lanes haben, an der CPU hängen, während der x16 Slot mit 4 PCIe Lanes diese vom Chipsatz bekommt, da nur die entsprechenden PCIe des Chipsatzes PAID fähig sind und die Bandbreite / HSIO Lane mit den SATA Kanäle teilen. Da es die SATA Lanes 5 und 5 sind, müssen es also die PCIe Lanes 17 bis 20 des Chipsatzes sein.

Die ca. 985MB/s Daten die eine PCIe3.0 Lane angeblich durchreichen kann, sind nur theoretisch, da ist das gesamte Overhead der oberen Protokolllayer noch nicht abgezogen, sondern nur der der Bitkodierung und damit gehen normalerweise noch einmal so 20% ab. Rechen mit 800MB/s pro PCIe 3.0 Lane, 400 pro PCIe 2.0 Lane und 200 bei PCIe 1.x mit 2.5Gb/s. Wundere Dich aber nicht, wenn es weniger ist und freue Dich wenn es mal mehr ist, denn das hängt auch von der Größe der Datenpakete ab und die kann bei PCIe Geräten teilweise nur 128 Byte klein sein, im Vergleich zu maximal 8192Bytes bei SATA!

 

[MatH]

Dieser ganze Quark kommt mir wie komplizierter Computerkram von vor Urzeiten vor. Das wird irgendwann mal sooooo alt erscheinen.

Leute mit Z-Boards haben's gut. Mehr geht ja nicht (noch). Ich frage mich aber, was AMD so macht, vielleicht haben die was viel Besseres, wo moderne Boards mit Super-CPUs einfach die erwartete Leistung bringen, ohne dass man Diagramme zeichnen und den Mainboard-Hersteller kontaktieren muss... Ich werde es kaum rausfinden, da ich nicht bis Zen warten will.

 

[Holt]

Klar geht mehr PCIe Lanes als bei einem Z Chipsatz: Mit einem X99! Dort kommen dann nicht die meisten Lanes vom Chipsatz und müssen durch den DMI Flaschenhals, sondern direkt von der CPU.